论文部分内容阅读
指令级测试在当今测试领域正显示出越来越重要的应用价值，随着设计的复杂度日渐增大电路频率不断提高，集成电路的测试面临更加严峻的挑战。指令级测试作为一种低成本低功耗的测试技术，不但可以有效验证电路的逻辑功能，相比其他的测试手段还可以对芯片进行时速测试，满足测试频率和时延等要求，对时序要求严格的电路检测更加精确，可以防止由于时钟漂移和外部误差导致的过度测试问题，有效防止良率损失，在实际应用中有广阔前景。 本文对指令级测试的实施方法展开探讨，总结了指令级测试的应用背景和技术特点及优势，分析了多核处理器指令测试面临的问题，为了解决这些问题提出了一种新型的指令级测试设计方法，并基于实际龙芯处理器平台进行了设计实现，达到良好的测试效果。本文的主要工作和创新点有: 1.分析了多核处理器指令测试存在的问题，本文提出了一种新型实用的多核处理器指令级测试设计方案，根据多核处理器的测试要求设计了指令集测试结构，并且制定了测试的存储结构和测试使用的核间通信方式。而且为了保证测试执行的正确，创新性的制定了多核测试的睡眠唤醒模式、主从伺服、故障核检测和主核切换等控制机制，保证了多核处理器的指令测试执行顺利进行。 2.将基于指令级的测试设计应用于实际的龙芯平台，实现了仿真环境下和实际芯片上的成功运行。工程上首次在单一环境配置下将多种测试模式进行集成，并实现单核测试的复用，很好地体现了处理器指令级测试的特征，并对芯片进行了测试生成，同时可以有效降低ATE测试成本，方便地控制芯片的运行频率，实现利用功能程序进行频率筛选。