论文部分内容阅读
随着电子技术的高速发展,高速AD采样技术已经越来越多地应用在通信,工业仪器仪表,成像设备等需要大量数据采集的系统中,因此对于数据转换器的接口技术的研究非常有必要。而采样率和分辨率的提高也对数据转换器的接口提出了更高的要求,更高效率的接口的要求已经越来越迫切。在解决数据转换器接口的问题上,既要满足接口的速率要求,又要尽可能的使设计简单化。在当前主流的接口中,采样数据大多都采用多路数据线并行传输的方式,易受码间同步及串扰影响,且PCB(印刷电路板)布线复杂,难以满足多通道、高带宽、小型化数传终端的需求。模数转换器(ADC)正经历从并行LVDS(低压差分信号)和CMOS(互补金属氧化物半导体)数字接口到高速串行接口的转变,CMOS和LVDS存在传输速率慢且在高速转换器中布线复杂的问题。为了达到高速且更小尺寸的要求,在2006年,JEDEC(固态技术协会)发布了一个新的协议JESD204,随后又相继推出了JESD204A和JESD204B,它已逐渐成为串行数据转换器和逻辑器件内部互联的行业新标准,也为整个电子行业的高速数据采集工程师带来了一种全新的设计协助选项。JESD204B接口是一种高速串行接口,它充分利用了SerDes(串行收发器)的高速带宽优势,传输速率快且布线简单。协议主要分为传输层、链路层和物理层,传输层负责数据的帧映射,将采样数据映射到帧结构以便支持后面的链路传输,根据协议规定可以进行多种映射;接口还规定了可选的加扰/解扰操作;链路层主要负责链路同步,编解码,字符替换等功能;物理层主要完成数据的串并转化,由SerDes构成。新的JESD204B接口支持确定性延时和更加灵活的时钟,来达到延时可控的目的,以便于不同线路之间同步。JESD204B协议中接口的传输速度为12.5Gbps,已经逐渐成为高速数据转换器的标准,受到了行业内越来越多的关注。本文设计的接口最高传输速率取决于SerDes的最高传输速率,SerDes最高支持15Gbps,可以根据映射方式,采样方式来灵活选择转换器的采样率,支持的最高采样频率为737.28MHz。本文主要对JESD204B接口进行研究与实现,首先介绍几种传统的数据转换器的接口方式:CMOS和LVDS,分析了它们传输数据的原理,比较了它们的优缺点。重点分析了JESD204B接口技术的原理以及实现方式,介绍了每一层的数据传输原理以及JESD204B接口中的关键技术,基于JESD204B协议设计了此接口的实现方案,设计方案严格按照协议的要求并达到预期的速率,设计使用Verilog语言,并对接口进行仿真,在文中体现并分析了仿真结果。