论文部分内容阅读
FPGA的出现是集成电路领域内一次重大革新，在诞生至今不足30年的时间里，FPGA得到了高速的发展。凭借其高度灵活的可重复编程特性以及开发周期短，研发成本低，应用灵活等天然优势，FPGA开始在越来越多的领域渐渐取代专用集成电路，逐步从最初的胶合逻辑，原型验证角色向现代数字电路系统核心的方向转变。
一个完整的FPGA产品不仅包含硬件层面的FPGA芯片，还包含必不可少的EDA软件。FPGA芯片的可编程特性必须在配套EDA工具的支持下才能得以实现，缺乏EDA软件的支持FPGA芯片只能是一个无法实现任何功能的所谓“白片”。伴随着FPGA硬件的不断进步，EDA技术也有了长足发展，优化水平越来越高，仿真速度越来越快，仿真精度越来越高，分析验证手段也日益完备。
本文对市场上最主流的基于LUT结构的岛式FPGA的硬件结构特征进行了总体的介绍并对FPGA的EDA设计流程做了详细介绍。FPGA综合工具作为整个EDA设计流程的最前端，对电路设计最终结果的优劣起着决定性的影响，是十分重要的一个环节。
由于MUX在FPGA设计中有着极为广泛的应用，在FPGA内部实现的逻辑资源占用平均高达26％。因此综合过程中MUX优化的好坏将在很大程度上影响整个设计的优劣。本文着重阐述了面向FPGA的MUX优化算法。首先介绍了几种主要的MUX类型，并从Verilog HDL编码风格的角度说明了不同类型MUX的来源。接下来详细介绍了MUX在FPGA中的几种实现方式，明确了MUX优化的目标。然后配合具体的电路设计示例，讲述了基于重编码的MUX优化技术，并提出了MUX通道分解和扩展技术，提升了重编码MUX优化技术的优化效果。本文还提出了基于二叉树重构的MUX优化技术，并通过两个具体示例详细阐明了MUX树平衡算法。
为了验证MUX优化算法的优化效果，本文设计了一组对比实验，实验中随机抽取了23个OpenCores官方发布的实用设计进行了对比实验，实验结果显示开启MUX优化选项在LUT资源占用上平均减少了4.7％，同时电路时钟频率平均提高了11.8％，充分证明MUX优化技术在面积和延迟上获得了双重的优异效果。
在MUX优化算法的研究过程中发现利用传统4-LUT实现MUX存在逻辑利用率低、延迟较大的不足。针对这个问题本文提出一种具有MUX模式的新型LUT结构——M-LUT。M-LUT结构在传统4-LUT结构的基础上进行微小改动而得到。M-LUT在完全兼具传统4-LUT功能的基础上新增了MUX模式，仅需一个配置为MUX模式的M-LUT即可实现一个MUX4，大大提高了MUX实现的逻辑资源利用率，同时将MUX4的延迟缩小到一级LUT延迟，有效改善了电路性能。