论文部分内容阅读
随着大众健康意识的提高和大规模集成电路的发展，无线体域网(WBANs)中可穿戴的医疗设备为国民的身体健康提供了新的保护伞。生物医疗芯片是医疗设备最核心的部分。生物医疗芯片面临的设计难点包括：功耗高、功能复杂、性能要求高和可靠性高。因此本文主要对生物医疗芯片中核心电路的低功耗设计方法和关键实现技术展开深入的研究，具体研究内容如下：
1、电源管理模块中低功耗低压差线性稳压器(LDO)的关键技术研究，针对生物医疗芯片对电源线性调整率、负载调整率、低频PSRR以及瞬态响应的性能需求，提出交叉耦合Class-AB推挽输入级提高了输出阻抗，增强了环路增益。提出亚阈值瞬态增强电路通过检查输出点电压变化，产生较大下拉电流降低功率PMOS管栅端电压，降低LDO欠冲电压和恢复时间。采用SMIC0.18μmCMOS工艺进行版图设计并仿真，所设计的LDO面积仅有156.3μm×98μm。在1.2V供电下，输出最大电流为100mA，驱动最大负载电容是100pF。满载下和空载下的静态电流分别为41.8μA和43μA，瞬态优值FoM为0.08ps，效率为99.96%。
2、低功耗低速SARADC关键技术研究，针对SARADC中的电容阵列面积，开关功耗和比较器动态失调电压等问题，提出了两种新型开关时序。第一种是两步开关时序，粗量化采用可变分辨率开关时序来降低高位产生的功耗，精量化采用单调开关时序来降低低位产生的功耗，同时采用C-2C结构降低SARADC电容阵列面积。第二种是采样减半开关时序，减少了一个参考电平的使用，降低SARADC参考电平的功耗，提出的两种开关时序均没有复位功耗。此外，为了提高比较器在低压下的速度，提出衬底驱动技术和交叉耦合背靠背的反相器增强了比较器正反馈，降低了比较器延迟，并采用Cascode电流源来降低由于共模点变化导致的动态失调电压。在TSMC0.18μm1P6M标准CMOS工艺上对采样率为10KS/s的异步10-bitSARADC的进行版图设计并仿真，SARADC有效面积为700μm×340μm。SARADC在0.4V供电下功耗为30.4nW，SNDR和SFDR分别为58.75dB和69.28dB，FoM可达4.32fJ/Conversion-step，电路各项指标均满足设计要求。
3、基于离散时间模拟计算的低功耗模拟有限冲击响应(FIR)滤波器关键技术研究，针对生物医疗芯片中抗混叠滤波器高功耗、大面积和滤波器性能差等问题，基于离散时间模拟计算的概念，本论文提出一种模拟9-tapFIR模拟滤波器。采用低功耗四象限电压模乘法器实现FIR滤波器乘法运算，提出的乘法器采用PMOS管代替NMOS管来降低1/f噪声和衬底噪声影响，因为整个乘法器工作在亚阈值区，因此乘法器具有极低的功耗；采用时域交织技术实现模拟FIR滤波器的延时功能。此外，该滤波器还引入了旋转开关矩阵，有效避免Sinc函数的影响，实现与同阶数数字FIR滤波器相同的功能。提出模拟FIR滤波器在SMIC0.18μm1P6M1.8V标准CMOS工艺进行电路仿真，其中模拟乘法器在供电为0.6V和负载电容为100fF下，功耗仅有77nW，带宽为1.4MHz，总谐波失真小于4%；模拟9阶FIR滤波器面积为625μm×345μm。在供电为0.6V和负载电容100fF条件下，模拟9阶FIR滤波器的采样频率为1MHz，带宽为100KHz，截止频率为350KHz，带外抑制大于-30dB，带内的信号的ENOB为7.42-bit，与同阶数数字FIR滤波器相比，能耗降低了72.2%。
4、中速低功耗模数混合电路关键技术研究，针对抗混叠模拟9-tapFIR滤波器输入幅度小、输出精度低以及输出衰减等问题，首先通过滤波器本身电容电荷共享技术，实现了高线性度乘法器，提高了输入摆幅和信噪比，其次IIR滤波器也避免了输出衰减的问题。采用多通道时域交织技术，不仅优化了滤波器的频率特性，而且优化SARADC的速度。芯片采用TSMC40nm1P8MCMOS工艺进行流片验证。整个芯片的面积是1mm×1mm，模拟13阶ⅡR滤波器和SARADC总面积是280μm×240μm。测试结果表明，13阶模拟ⅡR滤波器在供电1.1V下，功耗为38.06μW。ⅡR滤波器采样率为40MHz，带宽为1MHz，截止频率为5MHz，带外抑制基本大于-40dB，IMD3为-63.8dB；SARADC在采样率为10MHz时，整体功耗为54.2μW，其FoM是7.93fJ/Conv.-step，INL和DNL都在±1LSB以内，无误码和漏码，整个模数混合电路满足生物医疗芯片功耗、面积、滤波器性能以及精度的要求。
1、电源管理模块中低功耗低压差线性稳压器(LDO)的关键技术研究，针对生物医疗芯片对电源线性调整率、负载调整率、低频PSRR以及瞬态响应的性能需求，提出交叉耦合Class-AB推挽输入级提高了输出阻抗，增强了环路增益。提出亚阈值瞬态增强电路通过检查输出点电压变化，产生较大下拉电流降低功率PMOS管栅端电压，降低LDO欠冲电压和恢复时间。采用SMIC0.18μmCMOS工艺进行版图设计并仿真，所设计的LDO面积仅有156.3μm×98μm。在1.2V供电下，输出最大电流为100mA，驱动最大负载电容是100pF。满载下和空载下的静态电流分别为41.8μA和43μA，瞬态优值FoM为0.08ps，效率为99.96%。
2、低功耗低速SARADC关键技术研究，针对SARADC中的电容阵列面积，开关功耗和比较器动态失调电压等问题，提出了两种新型开关时序。第一种是两步开关时序，粗量化采用可变分辨率开关时序来降低高位产生的功耗，精量化采用单调开关时序来降低低位产生的功耗，同时采用C-2C结构降低SARADC电容阵列面积。第二种是采样减半开关时序，减少了一个参考电平的使用，降低SARADC参考电平的功耗，提出的两种开关时序均没有复位功耗。此外，为了提高比较器在低压下的速度，提出衬底驱动技术和交叉耦合背靠背的反相器增强了比较器正反馈，降低了比较器延迟，并采用Cascode电流源来降低由于共模点变化导致的动态失调电压。在TSMC0.18μm1P6M标准CMOS工艺上对采样率为10KS/s的异步10-bitSARADC的进行版图设计并仿真，SARADC有效面积为700μm×340μm。SARADC在0.4V供电下功耗为30.4nW，SNDR和SFDR分别为58.75dB和69.28dB，FoM可达4.32fJ/Conversion-step，电路各项指标均满足设计要求。
3、基于离散时间模拟计算的低功耗模拟有限冲击响应(FIR)滤波器关键技术研究，针对生物医疗芯片中抗混叠滤波器高功耗、大面积和滤波器性能差等问题，基于离散时间模拟计算的概念，本论文提出一种模拟9-tapFIR模拟滤波器。采用低功耗四象限电压模乘法器实现FIR滤波器乘法运算，提出的乘法器采用PMOS管代替NMOS管来降低1/f噪声和衬底噪声影响，因为整个乘法器工作在亚阈值区，因此乘法器具有极低的功耗；采用时域交织技术实现模拟FIR滤波器的延时功能。此外，该滤波器还引入了旋转开关矩阵，有效避免Sinc函数的影响，实现与同阶数数字FIR滤波器相同的功能。提出模拟FIR滤波器在SMIC0.18μm1P6M1.8V标准CMOS工艺进行电路仿真，其中模拟乘法器在供电为0.6V和负载电容为100fF下，功耗仅有77nW，带宽为1.4MHz，总谐波失真小于4%；模拟9阶FIR滤波器面积为625μm×345μm。在供电为0.6V和负载电容100fF条件下，模拟9阶FIR滤波器的采样频率为1MHz，带宽为100KHz，截止频率为350KHz，带外抑制大于-30dB，带内的信号的ENOB为7.42-bit，与同阶数数字FIR滤波器相比，能耗降低了72.2%。
4、中速低功耗模数混合电路关键技术研究，针对抗混叠模拟9-tapFIR滤波器输入幅度小、输出精度低以及输出衰减等问题，首先通过滤波器本身电容电荷共享技术，实现了高线性度乘法器，提高了输入摆幅和信噪比，其次IIR滤波器也避免了输出衰减的问题。采用多通道时域交织技术，不仅优化了滤波器的频率特性，而且优化SARADC的速度。芯片采用TSMC40nm1P8MCMOS工艺进行流片验证。整个芯片的面积是1mm×1mm，模拟13阶ⅡR滤波器和SARADC总面积是280μm×240μm。测试结果表明，13阶模拟ⅡR滤波器在供电1.1V下，功耗为38.06μW。ⅡR滤波器采样率为40MHz，带宽为1MHz，截止频率为5MHz，带外抑制基本大于-40dB，IMD3为-63.8dB；SARADC在采样率为10MHz时，整体功耗为54.2μW，其FoM是7.93fJ/Conv.-step，INL和DNL都在±1LSB以内，无误码和漏码，整个模数混合电路满足生物医疗芯片功耗、面积、滤波器性能以及精度的要求。