论文部分内容阅读
便携式设备和可穿戴设备快速发展,使得人们对设备的续航时间越来越关注。落实到芯片设计,则是对低功耗的需求日益强烈。再加上先进工艺下的泄漏功耗占芯片总功耗的比例上升,低功耗技术中的待机功耗优化技术显得尤为重要。实现低待机功耗的最直接而有效的方法就是使用电源门控技术(Power Gating),但是电源关断后,被关断模块内部的状态数据也会丢失。解决断电后数据丢失的办法是使用保留寄存器(Retention Register)。但传统的保留寄存器有如下缺点：缺点一是没有彻底断电,增加了待机功耗。主电源(primary power supply)断电后,数据保留电路仍然在工作,当寄存器数量较多时,仍然会引起较大的待机功耗；缺点二是,增加了布局布线难度。一方面由于使用双电源供电,在布局布线时,不仅需要为主电源留出面线空间,还需要为辅助电源(backup power supply)留出布线空间；另一方面,数据保留电路的控制信号不能关断,在可关断电压域中必须使用常通电标准单元(Always On Standard Cell)传输这些控制信号。随着非易失性存储器(Non-volatile Memory, NVM)的发展,可以使用基于非易失性存储单元的寄存器。由于NVM断电后数据不会丢失,本身就具有数据保留功能,无需使用双电源供电。在众多的非易失性存储单元中,自旋转移力矩磁隧道结(Spin-Torque-Transfer Magnetic Tunnel Junction, STT-MTJ)因为有着非易失性,无限的写次数、兼容CMOS工艺、不会增加器件面积以及良好的可缩放性等诸如多优点而得到了广泛的研究。本文对STT-MTJ、STT-MTJ关键读写电路及STT-MTJ在寄存器中的应用做了系统的研究,主要工作内容如下：(1)对STT-MTJ仿真模型进行了研究：基于STT磁隧道结的物理方程,包括电阻、临界电流、翻转条件以及热扰动等物理方程,建立了可与CMOS电路联合仿真的行为模型,并使用HSPICE进行了初步验证。(2)对STT-MTJ的写入电路进行了研究,分析了驱动强度与MTJ翻转功耗、写延迟的关系,并探讨了在STT-MTJ寄存器应用中如何选择MTJ写电路的驱动强度。(3)对STT-MTJ的读取电路进行了研究,分析了管子大小与读延迟、读干扰的关系,分析了读取电路对电荷的敏感性,并指出在电路实现时的注意事项。(4)对STT-MTJ寄存器及STT-MTJ保留寄存器进行了研究,分析了传统STT-MTJ寄存器,并指出其存在的速度慢、功耗大等问题；分析了现有的STT-MTJ保留寄存器,及其存在的数据覆盖问题；基于上述的STT-MTJ模型研究、读写电路研究,设计了新型的STT-MTJ保留寄存器结构,相比传统STT-MTJ寄存器,速度提高了15.2倍,功耗明显降低(下降幅度取决于工作情况),而面积仅增加了12.5%；相比现有的STT-MTJ保留寄存器,本电路克服了数据覆盖问题,而面积并未增加,速度也相差无几(只相差11ps)。