抽取因子可变的数字下变频实现

• 作 者: 张昆昆
• 发表日期: 2013年期
• 关键词: 抽取因子可变 软件无线电 数字下变频 FPGA 数字滤波器

数字下变频是用来将中频数字信号下变频到零中频且使信号速率下降到适合通用数字信号处理器件处理速率的一门技术。市场中的数字下变频器抽取倍数高，性能稳定，但是其灵活性差，并不能将软件无线电的优势很好的体现。在近些年FPGA的飞速发展，强大的处理能力、开发周期较短且又可现在线重构，所以在软件无线电的研究及开发中发挥了越来越重要的作用。在微波测试系统中，接收到的信号的频率不尽相同，如0.8MHz、30MHz、50MHz等，对这些接收信号分别进行数字下变频则需要设计多个数字下变频器，占用的资源将会很大，在本设计中针对这一问题进行了深入的研究并实现了在抽取因子可变时（2:32）的数字下变频，在此设计中各抽取因子的数字下变频是分时进行的，保证了整个系统的正确性与实用性。本文首先研究分析了数字下变频的各主要模块：NCO模块、CIC滤波器模块、HB滤波器模块及FIR滤波器模块，对各个模块的实现与主要算法进行了分析与研究。使用MATLAB对于不同的抽取因子的各个滤波器抽取倍数的分配进行研究，并对各滤波器的阶数等参数进行了确定。通过对NCO模块、CIC滤波器模块、HB滤波器模块及FIR滤波器模块的IPCORE的各参数进行选择并调用，使用Verilog语言对该数字下变频系统进行搭建，在Signaltap及示波器中观察到实时信号并在matlab中进行各抽取因子时的频谱分析。结果表明，对于不同的抽取因子各个模块及系统整体功能均达到设计要求，并且验证了设计的正确性。