论文部分内容阅读
进入深亚微米(或纳米级),等比例缩小虽然使晶体管的工作速度得到了提升,但也带来了诸多负面影响.互连线延迟、串扰、电压降/电迁移、良率已成为大规模集成电路物理设计的主要挑战.物理设计的成败与成本高低很大程度上取决于以上问题能否顺利解决.
曙光5000高效能计算机是国家863计划重大项目.其三款关键芯片:龙芯2ECPU、龙芯2E多处理器芯片组和16端口交换机芯片均是计算所自主研发成果.龙芯2E多处理器芯片组、16端口交换机芯片分别采用中芯国际0.18μm和0.13μm工艺,规模在百万门级,主频高达133MHZ和312.5MHZ,时序收敛是物理设计的难点之一.本文结合两款芯片设计实例,论述了VDSM物理设计过程,主要工作如下:1.系统的介绍了两款芯片所采用的Flatten(展平化)物理实现过程,包括布图规划、物理优化、时钟规划、布线和验证.根据深亚微米的特性重点分析了各阶段的关键技术和优化策略.2.研究分析了深亚微米互连线延迟的产生原因和引发的问题,介绍了物理综合时序收敛方案.3.针对由耦合电容增加带来的串扰问题,从预防和修复两方面出发,提出了结合物理设计每个阶段的串扰解决策略.4.针对电压降/电迁移问题,改进了电源规划的流程,提出了一种基于密度的电源/地网络设计方案,显著提高了设计速度.另外,提出了电源/地网络布线宽度和间距的计算公式,有效降低了布线拥塞.5.特征尺寸的缩小是良率降低的主要原因,随着工艺的不断进步,良率问题的解决将愈加困难,本文介绍了适合0.18μm和0.13μm解决方案.6.最后,是对物理设计的前沿技术:下一代以布线为基础的物理综合技术、DFM(可制造性设计)技术的一些探索,着重研究了层次化物理设计方法的基本流程和关键技术,根据经验,提出了作者自己的一些看法.