论文部分内容阅读
随着现代电子系统的发展,数字滤波器成为数字信号处理的重要组成部分,尤其是FIR数字滤波器,依靠其良好的线性特性而得到广泛应用。在工程应用中,大多要求信号处理具有高速性、实时性和灵活性,但很多软件和硬件实现方式难以同时达到这些要求。在过去很长一段时间内,DSP处理器几乎是数字信号处理系统核心器件的唯一选择。随着可编程逻辑器件的快速发展,现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势,因此,越来越多的电子工程师为达到信号处理的高速性、实时性和灵活性,使用FPGA来实现FIR数字滤波器。
本文在系统研究FIR数字滤波器的基本理论的基础上,研究了FIR滤波器的常用三种实现结构,它们是乘累加结构、并行乘法器结构和基于分布式算法结构,最后基于速度优先的考虑,设计并实现了基于并行乘法器结构和查找表结构的FIR滤波器系统。本论文主要做了以下三方面的工作:
1.以FIR数字滤波器的基本理论为依据,对乘累加结构、并行乘法器直接型和并行乘法器转置型结构及基于分布式算法的FIR滤波器结构进行详细的讨论且比较它们的优缺点。
2.在设计中采用了自顶向下的层次化、模块化的设计思想,将整个滤波器划分为多个功能模块,利用硬件描述语言和原理图输入两种设计技术进行了各个功能模块的设计,最终完成了FIR数字滤波器的系统设计。
3.最后给出了一个16阶的FIR低通滤波器的设计实例,分别采用并行乘法器结构和分布式算法结构在QuartusⅡ开发平台上进行设计并仿真,然后对仿真结果与用MATLAB计算的理论值进行对比,验证所设计的FIR数字滤波器在误差允许的范围内功能正确。
仿真结果表明,本论文设计的滤波器可以满足高速性要求,同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。