论文部分内容阅读
随着集成电路技术发展到28nm以下的节点,集成电路性能和芯片复杂性不断增加,先进集成电路的ESD（Electro Static Discharge）保护变得极具挑战性。并且如今的微电子产品的新产品开发成本呈指数增长,因此供应商需要在IC（Integrated Circuit）和电路板级别提供必要的ESD保护,系统级的ESD脉冲能量巨大,IC未必能承受住,这就需要IC防护和系统防护相结合。本文针对纳米工艺下防护窗口狭窄的特点,进行ESD抗闩锁研究,并在21nm工艺上完成了流片验证。同时提出了一种片内片外协同设计的方法。本文的工作主要集中在以下几个方面:（1）首先简单介绍目前纳米工艺ESD防护的现状,详细介绍了ESD防护设计基础,以及工程应用中的五种ESD测试模型和ESD器件I-V特性的测试方法。详细阐述了ESD防护窗口的设计方法,并且结合较为常见的4种ESD防护器件Diode、BJT（Bipolar Junction Transistor）和Mosfet以及SCR（silicon controlled rectifier）的ESD防护特性,简要介绍了ESD防护网络。简要讲述了ESD全芯片防护方案,用于电源轨和地之间的RC＿Clamp的防护设计,以及6种放电模式的防护方法。（2）针对纳米工艺的闩锁问题进行了研究,基于21nm工艺进行ESD防护器件设计并流片验证了4种高维持电压的ESD防护器件。其中,2种无回滞的DCSCR（Directly Connected silicon controlled rectifier）器件,介绍了器件机理,优化方案和实际测试结果;2种高维持电压的SCR器件,介绍了器件机理,优化方案和实际测试结果以及对器件尺寸结构的优化的测试结果。（3）本章提出了一种片内片外ESD防护协同设计的方法,首先通过测试收集片内片外防护器件的特性参数,再通过软件对脉冲源,片外防护器件TVS（Transient Voltage Suppressor）,片内防护器件的仿真建模,最后通过软件对整体系统的运作进行仿真。通过实际的器件防护性能的TLP（Transmission Line Pulse）测试与软件的仿真建模结合,将复杂的整体系统简化,通过将整体系统迁移到软件上,可以更加简明的验证系统级ESD防护的工作过程、防护能力。