论文部分内容阅读
本文对集成电路芯片互连线的时延，尤其是耦合互连线的时延做了研究。
研究从单根互连线的时延估算着手，以此作为耦合互连线时延估算的基础。介绍了互连线时延估算的电路模型、传输线模型；还对斜阶跃信号激励下的互连线时延估算进行了研究——用改进一阶模型逼近传输线的传输函数，由此得到了比较简洁的时延解析式。用该式计算所得的结果与SPICE仿真结果相比，误差小于5％。
针对深亚微米工艺条件下，互连线之间耦合效应日益突出的情况，第三、第四两章对耦合互连线的时延进行了研究。其中第三章用电路模型进行分析：针对两种情况（旁线初始态为0，以及初始态不为0）分别给出了电路模型下的Elmore时延计算公式。第四章用两种方法给出了耦合互连线在传输线模型下时延估算的解析公式，分别为数据拟合法与特征模变换法。特征模分析法利用“完全去耦模型”使原来相互耦合的两根互连线转变为有独立源与负载的独立传输模式；得到各独立模式的输出后，再将之合成，即可得到耦合互连线的输出，从而，可得耦合互连线的传输时延。本文给出了双耦合线在不同输入信号情况下各自的时延估算公式，利用这些式子计算得到的结果与SPICE仿真结果误差小于5％。