论文部分内容阅读
基于IP重用的SOC(System-On-Chip)技术已经成为当前集成电路设计领域的主流技术，而作为SOC系统芯片核心的微处理器，随着其功能的增多、性能的增强，对它的功能验证已成为设计中最关键、最复杂、工作量最大的部分。
微处理器的验证主要是采用非形式化的方法[1]，通过输入模拟激励及观测分析仿真结果来确定微处理器功能是否正确，软硬件协同验证的系统级自动化验证平台，可以实现验证过程、查错过程的自动化，并提供从验证数据生成到设计错误发现的自动化实现流程，同时为基于硬件加速器的微处理器仿真验证平台提供交互接口，使该平台具有可扩展性与通用性。
本论文研究了32位嵌入式处理器软核的验证方法，对系统级自动化仿真验证平台的搭建、基于开发板的FPGA原型设计验证等关键技术进行了探讨，完成的主要工作包括：
1.研究了北京大学MPW中心实验室自主研发设计的兼容ARM7TDM的32位嵌入式处理器软核-PKURS002的ARM体系结构以及指令集。
2.深入探讨了微处理器验证的关键技术，实现一种基于ARM指令集的伪随机指令序列生成算法，并针对PKURS002软核，搭建具有良好扩展性与通用性的自动化仿真验证平台。
3.在基于SystemC建模存储器协同PKURS002仿真验证的思想指导下，利用Virtex-II Pro芯片内BlockRAM实现Memory接口，联合PKURS002软核进行FPGA原型设计验证，从硬件实现角度验证微处理器功能的正确性。