论文部分内容阅读
随着信息技术的不断发展，高速有线通信变的前所未有的频繁和重要，SATA、IFINIBAND、10GBASE-KR、10GBASE-CX4等高速有线通信标准相继出现并普及，更高数据率和更低功耗的芯片作为产品的技术核心，已经成为其关键竞争力。高速有线通信系统设计的主要难点是如何有效消除高速数据中的码间干扰，其是由于传输信道的低通频率响应造成的。消除码间干扰问题的方法有两种，第一种就是利用前馈均衡器、连续时间线性均衡器和判决反馈均衡器这三种模拟混合均衡电路共同作用;第二种方法就是在接收机前端设计一个中等分辨率、高采样率的模数转换器，将输入端的模拟信号量化为数字信号，利用后端的数字信号处理器从数字域的角度消除码间干扰，其可以对数据进行更加精细的均衡。但是高采样率模数转换器的芯片面积和功耗非常大。本文分别对这两种消除码间干扰的方式及其关键模块的低成本、高工作频率和低功耗等关键技术进行研究，并通过理论分析和测试结果验证。 前馈均衡器是发射机的核心电路，其对发射端的数据进行预加重。现有的前馈均衡器电路都具有较大的衰减，尤其在传输信道的衰减较大的应用中，这一问题更加突出，本文试图保证整个收发机对高速串行传输数据的均衡能力不变的前提下实现低衰减的前馈均衡器设计。前馈均衡器理论上可以降低传输信道单位脉冲响应中的所有前标和后标值的大小，本文提出一种改进型低衰减前馈均衡器结构，首次提出前馈均衡器并不对单位脉冲响应中的第一个后标进行刻意的处理，第一个后标的值通过接收端的判决反馈均衡器进行消除。与采用传统前馈均衡器电路的收发机进行测试结果对比，采用改进型前馈均衡器的收发机中判决量化器输入信号具有更大的眼图张开度。采用SMIC40nm CMOS工艺设计一个基于改进型低衰减前馈均衡器的10-Gb/s有线通信收发机，其符合IEEE802.3ap10G背板以太网标准(Backplane Ethernet Standard)，测试结果证明了所提技术的有效性。 为了进一步降低收发机的功耗，设计了一个基于SST Driver和CTLE/DFE Summer融合的低功耗10-Gb/s收发机。发射端需要提供较大的输出信号摆幅、对发射端数据进行预加重、具有与传输信道特征阻抗相同的输出阻抗，因此往往需要消耗非常大的功耗。其中消耗能量最大的模块为发射端输出的驱动器Driver，常用的驱动器有电流模式驱动器和电压模式驱动器两种，在相同的输出摆幅下，SST(Source-Series Terminated)Driver所消耗的功耗为传统CML结构的1/4，但是现有的SST Driver都需要非常复杂的输出阻抗校准电路。本文提出一种带有改进型阻抗校准电路的SST Driver，相比其他方案，不需要消耗电压裕度、具有较小的输出寄生电容且校准电路面积较小，实现了低功耗和输出阻抗校准电路低复杂度的设计。对接收端的连续时间线性均衡器和判决反馈均衡器进行分析研究，对比研究了现有的多种降低接收机前端功耗的技术，提出连续时间线性均衡器和判决反馈均衡器中的加法器融合的电路结构，从而进一步降低了接收机前端功耗。整个低功耗10-Gb/s收发机电路在SMIC40nm CMOS工艺实现并完成测试，其同样符合IEEE802.3ap10G背板以太网标准，发射机的功耗为20.6mW，接收机前端总功耗为5.1mW。 基于模数转换器的数字均衡方法使得高速串行有线数据传输可以实现更高的数据率和更低的误码率，本文研究设计了一个基于两步式Flash ADC的10-Gb/s低功耗有线通信收发机。数字均衡的主要难点是设计一个中等分辨率（通常为5-6比特）、高采样率的模数转换器，现有的研究成果中尝试了SARADC和Flash ADC，但是单路SAR ADC采样率较低，为了实现10GS/s的采样率，需要非常多路时间交错结构的SAR ADC同时工作，其复杂度和芯片面积都非常大;传统Flash ADC可以实现较高的采样率，但是其中并列的比较器同时工作需要消耗非常大的功耗。本文分析了ADC输入信号概率分布的不均匀以及均衡器对ADC输入信号概率分布的影响，首次提出一种基于输入信号统计分布的时间交错两步式Flash ADC。其充分利用了输入信号概率分布不均匀的特性，将所有的比较器分为两级，参考电压值位于输入信号概率分布较大区域的比较器作为第一级，剩下的比较器作为第二级。与传统的Flash ADC相比，本文提出的两步式Flash ADC降低了66％的平均激活的比较器数量，有效降低了功耗。同时从降低功耗的角度出发，对比较器和跟随保持电路做了相应的改进。整个收发机电路基于SMIC40nm CMOS工艺实现，且符合IEEE802.3ap10G背板以太网标准，结果验证了两步式Flash ADC的有效性。