论文部分内容阅读
随着人们对高速信息交换需求的提高和多媒体业务的飞速发展，正交频分复用多址( OFDMA)技术正日益受到业界的普遍关注，被认为新一代无线接入系统的有力支撑。IEEE802.16e是基于OFDMA技术的重要协议，研究该协议的算法及VLSI实现有重要意义。
IEEE802.16e系统继承了OFDM系统对定时误差和载波频率偏差敏感的缺点，不精确的时间和频率估计有可能对系统引入符号间干扰(ISI)和子载波间干扰(ICI)。因此，IEEE802.16e系统下行链路的同步研究具有重要意义。本文围绕这一主题对IEEE802.16e系统下行链路的同步算法进行了研究，并设计了相应的VLSI结构，本文的主要研究内容与贡献包括：
(1)在详细分析了IEEE802.16e协议的基础上，比较了目前应用于该系统的各种下行同步流程，提出了一种新的下行同步流程。该流程缩小了符号定时搜索范围，具有同步速度快、资源复用率高等特点。
(2)基于最大似然估计理论，推导了AWGN信道下，PN码相关长度、信噪比与检测错误概率的关系，从理论上证明了采用缩短长度PN序列对系统性能的影响，并为采用缩短长度的PN序列进行检测估计的方法提供了理论依据。在此基础上，提出了应用于IEEE802.16e系统的联合整数倍频偏估计和小区搜索的ML-ACL算法。该算法能够在基本不降低系统检测性能的前提下，大大降低系统的复杂度，提高整数倍频偏估计和小区识别速度。
(3)设计了一种简化并行的精确符号定时电路结构。该结构利用并行流水线结构实现对称乘累加操作，并通过对输入数据进行量化和截短，能够在基本不影响定时估计性能的前提下，略增加电路面积，大大提高定时捕获速度。
(4)对小数倍频偏估计和粗定时电路进行设计，两部分同步任务使用同一电路完成。通过合理安排读取数据时序，避免存储中间计算结果，大大减小了电路面积。