论文部分内容阅读
随着集成电路工艺的高速发展，晶体管的特征尺寸进入纳米时代，芯片的工作频率上升到百兆至千兆赫兹，设计的时序越来越难以满足时序收敛的要求。时钟树综合是高性能芯片设计中保证时序收敛的一个重要环节，因此时钟树综合的质量及其优化越来越受到人们的重视。时钟树综合的主要目标是得到最小化的时钟偏差和插入延时，最大程度的为时序收敛服务，但这并不能完全满足越来越复杂的数字路径的时序需求，因此在ASIC物理设计中找到可以高效快捷地解决时序收敛问题的时钟树综合优化策略已成为实现高性能数字电路设计的难点。本文设计了一款SOC微处理器芯片LEON3S，围绕对时钟树综合中时序优化的研究，主要工作如下: (1)研究了在深亚微米工艺下ASIC物理设计中时序收敛面临的挑战，然后对时钟树综合的基本原理进行了详细分析。 (2)以Synopsys公司的ICC工具为主要EDA平台对LEON3S芯片进行了物理设计。 (3)根据LEON3S芯片在时钟树综合过程中遇到的具体问题，分析了ICC对时钟树端口的识别方式，研究了几种特殊的时钟树综合优化策略:有效时钟偏移通过调整局部时钟偏差来提高同步系统的性能;对于设计中的时钟分频结构，设置忽略端口是一种有效的时钟树综合优化策略;门控时钟使能信号的时序很容易发生建立时间违例，本文提出了改变器件尺寸或阈值电压、插入缓冲器的时序优化技术，并将这些优化策略应用于项目实践中，有效地完成了时钟树综合的时序优化。 (4)在设计的时钟布线阶段，由于130nm工艺下信号完整性问题的严重性，分析并采取改进的布线方案来预防串扰问题。 本设计的实践结果表明，采用的时钟树综合优化策略有效地解决了LEON3S芯片在深亚微米工艺的物理设计中出现的时序问题，满足了LEON3S芯片设计的时序要求，并在SMIC130nm工艺下成功流片。这些时钟树综合优化策略对今后工程实践中的时序优化具有重要意义。