论文部分内容阅读
随着社会与经济快速的发展，信息交换量与日俱增。光纤通信系统由于其容量大、传输距离远、节省能源、抗干扰和抗辐射等诸多优点，必将成为未来主干通信网的发展趋势。因此，研发用于光纤通信系统的高性能的集成电路具有重大意义。复接器作为光纤通信系统中的重要模块之一，与激光驱动器和激光二极管组成了光纤通信系统中的发射机。它的作用是将多路低速信号合并成一路高速信号，有效提高了光纤信道传输效率。
本文设计的20Gbps 4:1复接器采用树型结构实现。为了获得更低的功耗对于工作在不同速率级的复接单元分级优化。5Gbps-10Gbps 2:1复接单元采用了功耗较低的CMOS逻辑电路来实现，其中核心单元锁存器则使用了动态CMOS锁存器。由于高速2:1复接单元工作在最高的速率20Gbps上，因此采用了高速的SCFL结构来实现。本次设计采用了分频的方式提供时钟信号，其中的二分频器采用了结构简单、功耗较低的数字分频器。数字二分频器中的D锁存器采用了高速的SCFL结构的锁存器。由于不同速率级采用了不同的逻辑电平，因此在数据通道和时钟通道中都需要一个性能良好的电平转换电路。高速率和低功耗的电平转换电路是本次设计中的重点和难点之一。
本文设计采用IBM 0.13μm CMOS工艺，工作电压仅为1.2V。对于高速复接单元中SCFL电路设计而言，低电压设计也是本次设计的一个挑战。本次设计已经完成版图设计和后仿真。芯片总体面积为0.675×0.727mm2。由于时间的限制，还没有进行测试。后仿真结果表明，在1.2V工作电压下，芯片的核心功耗约为98mW。芯片可以稳定工作在20Gbps并有良好的眼图。