射频毫米波集成电路中功率放大技术研究

• 作 者: 周铀
• 出 处: 电子科技大学
• 发表日期: 2018年01期
• 关键词: 无线移动通信 4G 5G CMOS 功率放大器 Soc

近年来,随着4G无线移动通信技术步入成熟期,移动通信设备得到迅猛发展。面对即将到来的5G时代,无线通讯的数据传输速度将实现跨越式提升,然而由于常用的6GHz以下频段已经非常拥挤,因此在射频段继续提高频谱利用率的同时,为了获取更多的频谱资源,业界和学术界开始将目光投向更高频率的毫米波。在无线收发芯片的设计中,功率放大器是必不可少的功能模块,其输出功率、线性度、功率附加效率等指标直接影响通信的距离和质量。采用砷化镓(GaAs)工艺的功率放大器芯片是目前4G市场上的主流,但与CMOS工艺相比,GaAs工艺具有成本较高、不便与数字部分集成的缺点。本课题旨在设计出满足实际应用需求的CMOS功率放大器芯片,尝试为移动终端的功率放大器芯片设计探索出一条低成本、高集成度的方案。本文首先介绍了有关CMOS功放设计的理论基础,包括功率放大器的非线性分析、性能参数、一般分类,论述了采用CMOS工艺进行功率放大器设计的机遇和挑战,并介绍了设计过程中常用的设计方法。然后基于不同工艺厂商提供的180nm CMOS工艺展开了针对4G移动终端应用的功率放大器芯片的研究。该功放工作频率为1.75GHz,输出端采用片外匹配的方式减小损耗,以提高功放效率,并且在Global Foundry 180nm工艺下的差分结构形式实现了26.2dBm的输出功率和30%的PAE。进一步的仿真发现,该功率放大器的单端结构形式在TSMC 180nm和IBM 180nm SOI工艺下,性能可得到进一步提升。最后本文实现了一款针对5G集成收发前端的基于TSMC 65nm CMOS工艺的功率放大器模块设计。该功放工作在38GHz频段,以较小的芯片面积与其它模块集成,实现了真正意义上的发射机系统Soc。