论文部分内容阅读
电磁兼容(Electromagnetic Compatibility，EMC)问题的研究开始于二十世纪三十年代，而芯片级EMC问题研究最早出现在1965年的美国军方武器研究中心。起初由于芯片的门数较少，且时钟工作频率较低，电路的EMC问题通过在系统板级上的电路设计即能有效的解决，故芯片内的EMC问题并不会被重视。随着工艺技术的不断改进，芯片的规模和复杂度得到迅猛的发展，芯片内电路的门数以及工作频率的增加，随着如今RF电路的嵌入，使得系统级的EMC设计已不能解决产品的EMC问题，芯片级的EMC设计研究也越来越被重视。
本文的主要研究内容是设计一款测试芯片，用于研究集成电路中不同结构的I/O的对外发射强度、集成电路地线反弹和RF信号与时钟信号的互调。研究目的是通过对测试芯片的软件仿真获得电路EMC设计技术和为芯片版图的EMC设计提供理论基础和设计方向。
论文的主要贡献如下：
1．测试芯片的设计；测试芯片是基于TSMC0.25um标准CMOS模型，测试芯片包括可控输出对比模块、地线反弹评估模块、1.8GHz的LNA和时钟信号产生及控制模块，其中时钟信号产生模块能产生10MHz-100MHz的中低频时钟信号。
2．建立用于电路测试仿真的四种仿真模型，分别为：I/O电磁仿真模型、电源线电磁模型、TEM单元测试模型和RF模块的衬底耦合模型。仿真模型的建立可以有效地在版图前不同的EMC设计方法的效果的比较。
3．通过对测试芯片加测试仿真模型的综合仿真，得出了在一般工作环境下，改变输出回转率SR是最佳降低I/O发射的方法。同时利用ICEM模型来计算解耦电容的大小也是有效的，使得片内解耦电容的大小的确定不再是经验化，从实验证明了解耦电容的位置，远离PAD放置为最佳位置。
4．通过对测试芯片加测试仿真模型的综合仿真，得出时钟微带线对LNA的频率调制，LNA对时钟微带线的幅度调制。降低偶合电容（降低时钟微带线的面积）能有效降低LNA与时钟微带线的互调。