论文部分内容阅读
绝缘体上硅(SOI)功率集成器件具有集成密度高、静态功耗低、开关速度快及抗闩锁能力强等优点，而p型横向双扩散MOS器件(pLDMOS)作为高边驱动可以简化功率集成电路的复杂度，减小芯片面积，因此，SOI-pLDMOS器件已经广泛应用于平板显示驱动芯片、浮栅驱动芯片、电源管理芯片及音频功放芯片等诸多功率集成电路中。近年来，新型SOI-pLDMOS器件不断涌现，其开关特性、电流密度及击穿能力等电学特性已大幅提升，但其自身面临的可靠性问题却依然严重，甚至成为制约其进一步发展的瓶颈，迫切需要对SOI-pLDMOS的可靠性机理及相关模型展开深入研究，这对研制长寿命SOI-pLDMOS器件及相关功率集成电路具有重要意义。 本文从系统应用需求出发，详细研究了SOI-pLDMOS器件的热载流子退化、dv/dt应力损伤及静电泄放(ESD)失效等可靠性问题，揭示了其可靠性内在机理，建立了相应的表征模型;进而基于研究结果，提出了高可靠的SOI-pLDMOS器件，并成功应用于高压显示驱动芯片。在课题研究过程中，以第一作者发表SCI论文10篇，参加国际会议4次，申请国家发明专利10项（1项已授权），此外，本文的研究成果已作为重要内容荣获2013年教育部技术发明一等奖（第4完成人）。 本研究主要内容包括：⑴揭示了SOI-pLDMOS器件在Ibmax应力下的热载流子退化机理为沟道区界面态产生和栅极金属场板末端热电子注入氧化层，而Igmax应力下的退化机理为沟道区和漂移区均有界面态产生，且沟道区还有大量的热空穴注入栅氧化层;进而基于退化机理，建立了SOI-pLDMOS器件热载流子退化寿命模型，模型的误差小于2％。⑵提出了一种带有倒置HV-nwell的新型SOI-pLDMOS器件，该器件不仅可以将器件关态击穿电压和开态电流密度分别提升11.3％和10％，还能有效地减小器件的热载流子退化程度，将器件的工作寿命延长25％。⑶揭示了SOI-pLDMOS器件在dv/dt应力下的失效机理为反向恢复电流触发寄生PNP三极管，并建立了SOI-pLDMOS器件的dv/dt应力失效模型，模型误差小于8％;进而提出了一种源端带有高浓度n++注入层的新型SOI-pLDMOS器件结构，该器件可以在不影响常规电学特性的前提下，有效地抑制寄生三极管的触发，将SOI-pLDMOS器件抗击dv/dt冲击能力提升34％。⑷发现了SOI-pLDMOS器件的ESD响应行为曲线没有类似n型高压器件的snapback现象，只分为阻断区、雪崩区和二次击穿区，并研究了器件在不同响应区域的电流路径、碰撞电离率分布及热点转移的内在机理，进而基于响应机理，建立了SOI-pLDMOS器件的ESD响应特性行为模型，模型的误差小于7％。⑸提出了一种带有双高压阱的新型SOI-pLDMOS器件，该器件可以在不增加任何光刻版次的条件下，将器件ESD鲁棒性提升50％，同时还可以将器件关态击穿电压提升13％。⑹基于提出的高可靠SOI-pLDMOS器件，研制了一款SOI基高压显示驱动芯片，该芯片已顺利通过韩国三星、四川长虹等国内外用户的各项可靠性考核，累计获得用户超百万颗的实际应用。