论文部分内容阅读
光通信、光互连和光计算等技术的飞速发展对光子器件的集成度和响应速度提出了越来越高的要求。硅基光子器件具有与CMOS工艺兼容、尺寸紧凑、潜在速度高等优点，因而成为光子集成芯片中最有前途的解决方案之一。其中，SOI光波导和高速电光调制器/光开关是实现硅基光子集成的关键器件，也是硅基光子学中发展最为迅速的方向。近年来，随着CMOS工艺特征尺寸不断减小，亚微米尺寸光波导器件逐渐成为硅基光子学的发展趋势。本文对SOI亚微米尺寸光波导的模式、偏振和损耗特性，以及PIN-MZI型电光调制器/光开关的工作特性进行了深入研究，并研制出了光波导无源器件和高速电光调制器和光开关器件。
与传统大尺寸脊形波导不同，SOl亚微米尺寸脊形波导在浅刻蚀的情况下仍然能够实现单模工作，利用薄膜模式匹配方法得到了其在TE和TM偏振下单模工作条件的经验公式。由于波导几何不连续处的TE-TM模式耦合，浅刻蚀脊形波导的TM模表现出模式泄漏和干涉相消的效应。根据模式有效折射率的计算还得到了条形波导和脊形波导的偏振无关工作条件，在深刻蚀情况下通过改变平板厚度和波导宽度能够得到零双折射。SOI亚微米尺寸光波导的损耗主要来源于衬底泄漏损耗和侧壁粗糙散射损耗，埋氧层越厚，波导宽度越大，侧壁越光滑，波导的传输损耗就越小。
SOI亚微米尺寸光波导的制作主要采用了电子束曝光和耦合电感等离子体干法刻蚀技术。利用这些工艺技术，采用优化工艺参数研制出了高性能的波导和无源器件，包括传输损耗为1.2dB/mm的直波导，半径为5μm、弯曲损耗为0.14dB的90°弯曲波导，耦合损耗仅为2.1dB的光纤-脊形波导倒锥耦合器，分光比均匀、插入损耗小的多模干涉耦合器和基于不对称臂长的Mach-Zehnder干涉仪滤波器。
PIN-MZI型电光调制器和光开关采用PIN二极管为电学结构，Mach-Zehnder干涉仪为光学结构，具有调制效率高、制作工艺简单等优点。数值模拟结果表明，通过缩短掺杂区间距、降低载流子SRH寿命、增大表面复合速率，可以提高调制速度。但载流子寿命的降低将会使得注入到波导中的载流子浓度的降低，从而降低调制效率，在设计时需要进行折中考虑。经过优化的器件能够达到0.322ns的开关上升时间和0.288ns的下降时间，而其调制效率VπL积仅为0.923V·mm。
采用CMOS兼容工艺在国内首次研制了基于SOI亚微米尺寸脊形波导的PIN-MZI型电光调制器和光开关。器件特性为：1×1电光调制器的调制效率VπL为1.14V·mm，消光比为17.21dB，静态功耗为5.26mW，并能在1500-1600nm波长范围内实现调制，上升时间为3.74ns，下降时间为640ps，数据传输速率为400Mb/s;2×2光开关的调制效率VπL为1.25V·mm，直通端和交叉端的消光比分为12.43和18.31dB，串扰为-12.79dB，静态功耗为4.89mW，上升时间为4.72ns，下降时间为2.71ns，数据传输速率为300Mb/s。这是国内开关时间首次达到1ns量级的SOl电光调制器和光开关。通过缩短掺杂间距，在本征区掺杂降低载流子寿命，或对调制信号进行高通滤波、预加重等信号处理，可以使器件速度得到明显提高，达到1Gb/s的传输速率。
缩小尺寸是实现高速、高密度硅基光子集成的必然要求。随着技术的不断进步，硅基光子学将不断趋于成熟，逐渐走向实用化、产品化。