论文部分内容阅读
本文设计了一种基于串行总线接口(Peripheral Component Interconnect Express,PCIE)与64阶正交振幅调制(Quadrature Amplitude Modulation,QAM)技术的无线高速端对端通信系统,实现基于该系统的两台计算机(Personal Comput er,PC)之间的通信。一台PC通过PCIE接口向现场可编程逻辑门阵列(Filed Programmable Gate Array,FPGA)传递数据,在FPGA内完成64QAM的基带信号处理,由AD9361完成无线发射;对端的AD9361接收无线信号,在FPGA完成基带接收处理并将数据通过PCIE接口上传到对端PC,主要工作如下。PCIE接口的设计包括Windows 7系统下的PCIE驱动实现以及基于Xilinx的PCIE IP核对协议事务层及直接内存存取(Direct Memory Access,DMA)控制模块的逻辑设计。PCIE逻辑功能通过Modelsim仿真验证,驱动调试通过ChipScope工具抓取逻辑模块中的特定信号实现。另外,数据传输采用DMA技术,PCIE外设作为DMA主控器,PCIE逻辑模块与基带之间采用异步缓冲器进行数据交互。64QAM基带处理主要为两项关键技术的实现:定时同步与载波同步。内容如下:(1)采用两种方案实现基于Gardner算法的定时同步。方案一:采用传统结构,采样率为4倍符号率;方案二:提高符号采样率(>10倍)而无插值滤波器的结构,同步过程直接选择原采样点作为重采样点,其它构成同方案一。针对两种方案搭建Matlab与FPGA仿真模型,完成各种设定条件下的仿真工作。从仿真时的环路表现,硬件实现时的资源消耗、计算复杂度、环路工作频率以及应对符号率提高而付出的代价等角度分析两种方案,将方案一作为本设计的最终方案。(2)采用极性判决(Polarity Decision,PD)+判决导向(Decision Directed,DD)算法实现载波同步。实现时设计了DD、PD以及DD+PD算法的三种环路模型,完成设定条件下的环路仿真。根据仿真结果对比不同环路的性能,验证采用DD+PD算法实现的环路的可行性与优越性。同时,解决了环路因切换时间及切换时相关模块是否复位而导致的环路性能恶化问题。利用AD9361实现射频收发,通过FPGA夹层卡(FPGA Mezzanine Card,FMC)连接FPGA,收发系统完成有线、无线信道的测试。有线信道下帧检测准确率约99.9%;无线信道测试时测试距离较近时准确率约98%,随距离增加准确率快速下降。测试结果表明,当前系统具备了基本通信能力,为后续开发打下了基础。