论文部分内容阅读
频率合成技术是近代通信系统的重要组成部分,在无线电通信与电子系统的各个领域中得到了广泛的应用。随着各种技术的飞速发展,人们对频率合成器的频率稳定度、频谱纯度、频率范围和输出频率的个数提出了越来越高的要求。单个的频率合成方式都可以在某些指标上获得理想的效果,但没有一种方式可以满足所有的技术要求。实际上,由于各种方式各有优劣,完全可以利用优势互补,所以产生了混合式频率合成技术。其中DDS与PLL频率合成混合应用最为广泛,其基本原理就是利用DDS的输出作为PLL的参考输入,来解决频率分辨率和相噪的矛盾。本文首先介绍了DDS的原理和各个模块功能,分析了输出频谱及影响输出杂散的因素,指出了其优缺点。接着介绍了PLL的基本原理,分析了其噪声性能和杂散。由于课题要求的相对带宽比较宽,考虑具体实现时的难度和指标要求,在对频率合成器的各种实现方法的性能进行分析和比较后,选用了DDS+PLL方案来最终实现本课题,并进行了可行性论证,结果证明该设计是能够满足系统指标要求的。选用了美国AD公司的AD9854和ADF4001,控制芯片则采用了ADSP2183,文中对这些芯片的功能和使用作了简单介绍。最后针对各个模块分别给出了电路设计中应该注意的问题。本课题将直接数字式合成技术用于锁相频率合成器中,该方法将直接数字合成的特点,如输出波形灵活且相位连续、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等与锁相环路的频带宽、工作频率高、频谱质量好等优点有机的结合起来,从而在宽带的条件下实现了比较好的杂散性能和相噪。测试结果表明采用DDS+PLL方案,在250M～450M频带内实现频率转换速度为100us和相噪指标为≤?105dBc @100kHz的频率合成器可以满足系统设计要求,最后给出了一些改善系统性能的建议。