论文部分内容阅读
多米诺电路以其速度快、面积小的优良特性,被广泛应用于处理器的关键路径部分和存储器的位线结构中,是高性能处理器和存储器最主流的动态逻辑电路。但是,随着集成电路技术的快速发展,时钟频率不断增加,晶体管的阈值电压和栅氧化层的厚度不断缩小,微处理器的功耗急剧增大。同时,随着集成电路特征尺寸的不断减小,芯片制造过程中的工艺参数浮动和芯片使用过程中温度的变化,对多米诺电路的功耗与性能造成了很大影响。而算术逻辑单元(ALU)是中央处理器(CPU)的执行单元,它能够实现算术运算、逻辑运算以及比较运算等操作,是CPU的核心组成部分。因此,低功耗、高性能多米诺ALU电路的优化设计对于提高处理器的综合性能具有重大意义。
本文基于Chartered0.35 um工艺设计了一款低功耗多米诺ALU芯片:
首先,本文在传统的多米诺电路基础上分析了三种降低多米诺电路功耗的方法,并对多电源电压技术进行优化,降低了多米诺电路的功耗。
其次,本文对ALU中最关键的部件加法器的算法及结构进行了分析及比较,并最终决定采用超前进位加法器的算法结构。
再次,本文在前面的理论基础上设计实现了一款低功耗高性能Domino芯片。该芯片整体通过10复用和独立时钟结构解决了功耗独立性问题,内核采用后置时钟技术实现了四个功能模块,两个八位ALU(命名为D-ALU1和D-ALU2)和两个八位加法器(命名为D-Adderl和D-Adder2)。其中D-ALU2和D-Adder2模块应用了多种多米诺电路传统和新型优化技术,实现了低功耗高性能的设计目的。该芯片的工作频率是500MHz,芯片总面积2.5×2.5 mm2,约含3万个晶体管。
最后,本文对部分芯片进行封装及测试。采取IJQFP的封装格式对芯片进行封装,并设计PCB硬件电路对芯片进行测试。芯片的时钟信号通过从FPGA板分频获得,用示波器和逻辑分析仪对测试结果进行分析。测试结果表明芯片的逻辑功能正确。