基于Zynq的卷积神经网络加速器设计

• 作 者: 李申煜
• 出 处: 北京理工大学
• 发表日期: 2016年期
• 关键词: 卷积神经网络 加速器 Zynq FPGA

卷积神经网络(Convolutional Neural Network,CNN)近些年来成为了图像识别领域的一大热点,CNN可以应用于物体识别、分类、自然语言处理等诸多领域。近年来,随着CNN复杂度的提升,传统的CPU平台已经无法应对越来越庞大的计算规模。GPU,FPGA等异构计算平台逐渐成为了CNN加速器的研究热点。其中,FPGA具有低功耗的特点,比GPU平台有着更为优秀的能量效率,在低功耗嵌入式领域有着广泛的应用前景。本文基于Zynq平台,实现了卷积神经网络的嵌入式计算加速器设计。论文首先分析了卷积神经网络各层计算的特点,并据此对计算任务进行了合理的软硬件划分,选择在FPGA部分实现卷积层的计算,ARM部分负责流程控制并实现池化层、激活函数的计算。其次,在有限的片上资源的约束条件下,对卷积过程的并行性进行了分析,选取了合适的并行度,并采取分块读取和数据复用的方式,最大化利用了DDR的访问带宽。最后,论文基于开源的CNN模型Darknet实现了加速器的设计,并对其模型参数和计算数据进行了定点化处理。本文使用了ImageNet测试集,在Zedboard开发板对加速器进行了测试。测试结果表明使用加速器后的正向传播可以达到每幅图像0.57秒,速度是仅使用ARM的14.3倍,对50000张图片进行了验证,可以达到80.6%的TOP-5正确率。功耗为2.279W,是i5 2.6GHz CPU平台的二十分之一。