论文部分内容阅读
近几年，大量低功耗应用开始兴起，这些应用包括射频识别(RFID)，无线传感节点、医疗电子。而降低电源电压作为首先可以二次方的降低动态功耗和线性的降低漏电功耗，极低电压数字电路设计为能耗效率和功耗消耗要求较高的应用提供了一个平台，因此降低电源电压在低功耗设计中仍是主要的关注点。 本文对低电压数字电路设计技术和低功耗数字集成电路的设计技术进行了深入研究，着眼于低电压数字电路设计流程的各环节展开全面研究，包括标准单元库的稳定性评价、近/亚阈值标准单元库设计方法、低电压下标准单元库的特征化以及一定应用需求下的最优工作电压评价。同时，针对数字电路低功耗设计，对时钟门控技术、多阈值技术、多电压设计技术展开研究，完成了门控技术、多阈值技术和多电压设计的流片实验。 本文设计了标准单元库验证电路、基于定制库的 FIR电路，并采用中芯国际130nm CMOS工艺，进行了测试验证。测试结果表明，近/亚阈值标准单元库在0.3V下具有很好的稳定性，最低可工作在150mV，验证了极低电压下的标准单元库设计方法的有效性；FIR电路可以稳定工作在180mV~1.20V，最优能耗点的工作电压为0.25V，同时也进一步验证了近/亚阈值标准单元库的稳定性。基于FFT设计，完成了多电压的整个设计流程。