论文部分内容阅读
本文面向一款基于SUN SPARC 64位的高性能微处理器，对其中的4线程×32行×72位的支持寄存器窗口技术的寄存器文件进行了研究，实现了它的高速读写全定制设计，版图后仿真结果表明，在0.13μm工艺下，该设计可以工作的时钟频率上限为500MHz。
本文研究的主要内容包括：
第一，针对国内目前多线程技术的寄存器文件研究还不成熟，SPARC独特的寄存器窗口技术又很少应用于国内的寄存器文件的设计中，本文探索并实现了将寄存器窗口技术引入多线程寄存器文件中，设计出支持SUN Ultra SPARC体系结构的多线程存储体结构。
第二，完成了多线程寄存器文件的电路设计。对电路结构进行合理的改进使得电路能快速有效地工作，且节省了大量面积与功耗的开销。将外部寄存器与窗口寄存器合并在一个基本存储单元中设计，共享4个线程的读端口电路，采用单端敏感放大器等等这些措施既缩小了电路规模，又减小了功耗。
第三，完成了多线程寄存器文件的版图设计。对该寄存器文件的版图进行布局优化，改善了电路的工作性能。