高速倒装互连结构的信号完整性分析

• 作 者: 徐研博
• 出 处: 河北工业大学
• 发表日期: 2018年01期
• 关键词: 倒装互连结构 信号完整性 不连续性 串扰 等效电路

随着集成电路的体积不断减小和工作频率不断提升,对于集成电路封装的要求也愈加严格,其中对于集成电路封装技术提升的需求更加迫切。封装技术提升的同时,不同封装方式对保证整体信号完整性的需求同样凸显出来,由此产生的影响甚至会影响集成电路正常性能。解决这类封装技术带来的电磁兼容问题需要从结构入手,探索设计规律,找寻问题根源。Flip-chip封装作为一种封装技术,具有广阔的应用,传统方法大都针对该封装中焊点的材料特性进行分析,仅仅局限于封装的可靠性,消耗较多资源且改进效率较低。本文结合实际应用场景建立物理模型,采用全波分析和集总参数解析其电磁特性,并通过实验验证了分析结果的可靠性,从而为设计提供一定的指导作用。本文主要内容及创新性如下:(1)介绍了阻抗、导纳和散射矩阵各自可代表的多端口网络矩阵,对应的物理意义及三者之间的转换方式。介绍了传输线时域、频域求解法和边界条件的分析,并结合集总参数模型分析了传输中有关信号完整性的多种不连续性问题,为了研究串扰的耦合机制,针对容性和感性两种进行了解析分析。(2)针对Flip-chip封装,采用三维全波电磁仿真软件CST Microwave Studio,在时域对其结构参数等带来的信号完整性性能进行仿真,给出相应的高速脉冲信号传播过程或场分布仿真结果,对于发生的谐振现象及串扰进行分析,使用差分信号来提升传输性能。进而参照仿真结果,确定实验测试的方法及模型参数,利用所提出的实验方法,在保证模型所需特性的前提下,有效地降低了实验成本,同时对于仿真结果进行了验证。(3)采用全波仿真模型,建立各部分结构相应的解析关系,并利用等效电路仿真软件针对模型进行电路参数提取,通过建立等效电路明确器件各个部分的物理意义,了解封装的寄生参数对器件的影响,从而对高速互连结构中普遍的不连续性,进行仿真和测试,如:焊点、传输线互连处等。实现有针对性的改进模型参数,有效地优化模型结构。