论文部分内容阅读
Sigma-Delta模数转换器(Sigma-Delta ADC)采用过采样以及Sigma-Delta调制技术来实现模数转换,具有转换精度高的特点,非常适合用来实现数字通信系统和音频信号处理系统中的模拟接口部件。过采样技术有效降低量化器的位数大大降低了模拟电路元器件失配对ADC转换器精度的限制,己成为实现高精度模数转换的主要实现方式。
Sigma-Delta调制器作为Sigma-Delta模数转换器的核心,是实现此类转换器的关键。因此,本论文设计了一个音频16位Sigma-Delta ADC的调制器,并对数字滤波器进行了研究。
本文设计的调制器采用3阶IFLF(Inverse Follow the Leader Feedback)结构。设计注重实用性,所以本设计努力降低电路的芯片面积和功耗。设计中内容包括,建立调制器的数学模型,对模型进行仿真,设计电路图,电路原理仿真,版图设计仿真等。该调制器用于Sigma-Delta ADC中,拥有良好的噪声整形能力,利用过采样技术将信号频带内的噪声推至高频范围,再由降采样滤波器将高频段噪声滤除,提高了电路信噪比。
电路的性能为3.3V电压电源供电,采用全差分开关电容电路实现,输入信号带宽24KHz,过采样速率OSR为128,输出数字信号的信噪比要达到98dB。
在分析电路工作原理的基础上,对电路主要性能,如采样率、信噪比、量化误差、量化噪声及噪声整形等,做了理论上较详细分析。考虑系统中非线性因素,如运放的有限增益、有限带宽、噪声和元件参数不对称因素等的影响,建立起了调制器的数学模型,并对比了不同模型的异同,在MATLAB上完成了对模型的仿真；依据仿真结果设计了各部分电路,包括积分器、运放、比较器、开关元件、两相非交叠时钟电路等；在时钟频率为6.144MHz输入信号带宽小于24KHz时,系统级仿真结果和电路级仿真结果精度均达到16位,满足了设计指标。最后在TSMC 0.18μm的CMOS工艺下完成了版图设计,且通过了功能上的后仿真验证。