论文部分内容阅读
空时自适应处理（STAP）技术根据接收信号中的杂波的统计特性采用空-时域联合处理的方法，能够有效地抑制杂波，极大地提高了慢动目标的检测能力。然而，STAP技术在实际应用的过程中存在着诸多问题，如最优处理与运算量大之间的矛盾，无法满足训练样本与待检测单元的杂波和干扰分量独立同分布(I.I.D)的条件等，从而导致STAP的性能下降，达不到理论效果。针对这些问题，出现了很多的STAP降维算法，这些算法为STAP的实际工程应用提供了理论依据，而随着可编程器件的飞速发展，现场可编程门阵列(FPGA)在体积、速度等性能上优于数字信号处理器(DSP)，因此使用FPGA实现将是STAP处理器设计的发展趋势。本文主要研究了STAP降维算法在FPGA平台上的实现，具体内容安排如下: 本文首先介绍了课题的研究背景及STAP的研究历史与现状，分析了STAP算法在实际应用过程中遇到的问题。然后，详细地介绍了全空时自适应处理算法的基本原理，对几种典型的STAP降维算法进行了简要的介绍。接着，由于涉及到数据在主机与FPGA板卡之间的交互，设计了基于PCIE接口的数据传输方案，在该方案中，利用WinDriver开发了PCIE设备的驱动程序，然后对硬件实现部分的主要模块做了详细的介绍。最后，在Xilinx的FPGA板卡上实现了3DT算法，对实现过程中的主要步骤进行了简单的说明，并通过仿真对该算法的性能进行了验证。