论文部分内容阅读
光纤通信蓬勃发展，使得对光纤通信系统所采用的高速集成电路的需求提升。传统收发机中的高速模拟电路模块大部分采用非CMOS技术，虽然性能优越，但是价格昂贵，设计和加工周期长。CMOS VLSI技术的发展，带动了光通信CMOS高速电路技术发展，使收发机的各个模块的在速度和集成度上有了很大的提高。随着CMOS最小尺寸的减小，收发机各个模块速度和性能提高很快，而且价格低廉，成为下一代光通信电路集成的一个方向和解决方案。
高速光通信电路的关键在于接收机的设计，本文围绕高速光接收机的各个电路模块展开研究，讨论了光接收机的基本结构、性能参数，分析了各单元电路的原理、性能、结构和电路实现，包括跨阻放大器、限幅放大器以及时钟数据恢复电路，阐述了在光接收机设计中面临的各种挑战和高速电路设计中各种参数之间的折中。
在此基础之上，采用0.18μm HJTC CMOS工艺设计了一种5Gb/s的光接收机前端电路，包括跨阻放大器和限幅放大器。为抑制电源和衬底的共模噪声，并略去单一双转换电路，跨阻放大器采用全差分的结构：为减小光电二极管的电容对带宽的影响，引入了调节型共源共栅结构作为输入级。限幅放大器采用五级级联的结构，每一级应用有源电感作为负载以扩展带宽。通过MPW进行了流片，测试得到-3dB带宽为2.47GHz，峰值处的跨阻增益为41K，结果良好。此外，基于0.35μm Charted RF工艺，分别设计了1.25Gb/s全速率和2.5Gb/s半速率的时钟数据恢复电路。为在接近0.35μm工艺极限速度下保证电路功能正确，采用电流模逻辑设计各单元电路。全速率结构时钟恢复电路主要包括Alexander鉴相器，Pottbacker鉴频器，产生两相正交输出时钟的1.25GHz的LC-VCO，整体采用单环结构。为缓解VCO很难同时获得足够的调节范围和好的抖动性能的矛盾，2.5Gb/s的时钟恢复电路应用半速率结构，主要包括半速率的Hogge鉴相器，差分控制LC-VCO，以及电压电流转换器，工作速率为2.5Gb/s，VCO中心频率为1.25GHz，整体采用单环结构。
本文的研究成果，对于光接收机电路的模块级设计和光电子单片集成具有很好的参考价值和指导意义。