论文部分内容阅读
随着集成电路工艺的发展，芯片的集成度在逐渐提高。数字芯片设计方法由单纯的功能实现向模块化的IP核设计和SoC系统集成方向发展。传统的单一功能芯片设计方法已经不能满足现在市场针对新上市的芯片系统复杂度以及时间紧迫性提出的要求。而在芯片验证领域，尤其是嵌入式的SoC（System on Chip）芯片中，在使用第三方IP的情况下，如何完整，高效地对芯片的所有功能进行验证，一直是芯片设计流程中的难点和瓶颈。本文将以本实验室BES1300双界面智能卡芯片的软硬件协调验证平台为范例，讨论针对SoC芯片的验证方法学和验证环境。
本文首先针对智能卡的功能需求和芯片的系统架构进行了系统的分析。然后从分析结果出发，逐步论述智能卡数字部分验证平台建立的流程，分析搭建验证平台时需要考虑的问题。重点对于验证平台可观测性，可控制性以及标准规范性进行了讨论。最后对功能验证平台在时序验证和系统功耗分析方面的功能进行了分析。在分析的过程中始终紧密结合BES1300这一芯片的仿真验证环境进行阐述。该芯片是包含了m805lew和一块32KBEEPROM的智能卡SoC芯片。利用本文中的验证环境进行系统的验证之后，该芯片的第三版于2009年12月在中芯国际0.18 m EEPROM工艺下流片成功。
本课题的研究意义在于：首先，搭建了BES1300智能卡芯片的完整的验证平台，实现了对该芯片的功能验证，时序验证和功耗验证，最终保证了芯片流片的可信性。该芯片流片后于2010年4月样片封装完成，经实验室测试功能良好。能够完成完整的芯片交易流程。其次，通过对于该验证平台结构和功能的研究，本文分析了验证平台的搭建和使用过程中的关键问题，对于其他的SoC设计有一定的参考意义。