论文部分内容阅读
本文研究并制作了超低栅压(Vgs)高速LDMOS,成功地应用于DC/DC转换器电路中。它采用了1.8伏特的超低栅偏置电压，器件中栅氧化层厚度为3纳米。结合其他工艺调整及优化，最终实现的LDMOS器件具有大驱动电流能力(闽值电压0.5伏特，饱和电流500微安/微米)和低导通电阻。并通过器件结构的优化，降低了此电场的峰值，并使碰撞电离的发生尽量离开表面。最后是导通电阻的漂移降至符合使用寿命要求以内。但在解决了导通电阻增大的问题之后，器件的饱和电流衰减想象仍然没有得到改善。因此它的失效机理不同于上述导通电阻的失效机理。经过深入分析，本文得出了此失效的主要原因是由于LDMOS漂移区硅氧界面态严重导致了器件的载流子迁移率下降，从而引起饱和电流的衰减。因此通过优化栅刻蚀之后的工艺，改善了硅氧界面态，最终解决了饱和电流衰减的导致的器件失效问题。