论文部分内容阅读
随着工艺特征尺寸的不断缩小，芯片的可靠性问题日益突出。本文针对芯片的片上存储结构，提出了一种基于路交叉的低开销高可靠片上存储体容软错误设计方法。该方法将片上存储体Cache的数据以路交叉的方式分散存储，保证了单粒子轰击导致的相邻多位错仅发生在不同路的数据体中，从而可通过分时检测不同路数据的方式有效地解决了深亚微米下存储体多位错问题，提高片上存储可靠性。实验结果表明，该方法硬件开销小、时序性能好、容软错误能力强。