论文部分内容阅读
针对迭代均衡接收机中的Turbo译码器,本文重点讨论了其基于滑动窗的Log-Map算法的FPGA实现方案.该方案采用流水线和多时钟设计,提高了译码的速度:同时通过加滑动窗和对关键模块的复用,降低了系统成本.整个设计采用VerilogHDL语言,并在Xilnx的VirtexIIpro系列上得到了实现.