论文部分内容阅读
版图布局规划是全定制设计中最重要的一步,版图布局的好坏直接影响到电路的性能,良好的版图布局能够有效降低电路的面积、功耗和延时。欧拉路径法是解决CMOS逻辑门版图布局问题的一种方法,然而对于不存在欧拉路径的逻辑门则无能为力,对于非CMOS电路更无法应用。本文首先简单介绍了基本欧拉路径法,然后对这种方法进行拓展,使之能够应用于所有CMOS电路和动态电路。