【摘 要】
：
目前的软硬件协同设计工具大多基于有限状态机模型而开发.Timed CSP是基于进程代数的CSP语言的时间扩展,是一种具有形式语法和形式语义定义的语言.将Timed CSP引入软硬件协同设计中不但可对系统进行有效的描述,而且易于针对系统的一系列特性进行形式验证.本文在列举对软硬件协同设计语言的要求之基础上,讨论Timed CSP在软硬件协同设计描述中的可用性,研究Timed CSP与HDL、程序设计
【机 构】
：
北京大学,深圳研究生院信息工程学院,广东,深圳,518055 北京大学,信息科学技术学院,北京,1
【出 处】
：
2006年全国第六届嵌入式系统学术年会
论文部分内容阅读
目前的软硬件协同设计工具大多基于有限状态机模型而开发.Timed CSP是基于进程代数的CSP语言的时间扩展,是一种具有形式语法和形式语义定义的语言.将Timed CSP引入软硬件协同设计中不但可对系统进行有效的描述,而且易于针对系统的一系列特性进行形式验证.本文在列举对软硬件协同设计语言的要求之基础上,讨论Timed CSP在软硬件协同设计描述中的可用性,研究Timed CSP与HDL、程序设计语言的关系,给出相应工具设计的开发思路,并在此基础上说明相应的软硬件协同设计流程.
其他文献
本文论述了采用Infineon(SIEMENS)C167CS单片机开发的MP3播放器及其系统结构以及各个功能单元的软硬件实现,包括播放器的硬件解码技术、数模转换的控制技术和软件的系统设计,系统简单、高效,有很好的发展前途.
在运动目标实时监控中,为了解决物体运动时被全遮挡、旋转和光照环境变化比较大等问题,提出了一种基于均值平移(Mean Shift)和粒子滤波融合并改善的运动目标的跟踪算法.该算法处理结合PTZ(Pan/Tilt/Zoom),使目标始终位于图像的中心区域.不受目标外形和比例变化影响的直方图作为自适应更新模板的特征信息,并结合Mean Shift算法来控制粒子滤波中粒子的产生,根据粒子的权值来计算目标的
介绍使用台湾义统公司设计生产的ET44M210微处理器和ET13X340/330 300MHz无线通信芯片,搭建近距离无线通信平台的原理和方法.根据传输数据量不大的特点,串行数据结构由引导脉冲、起始位脉冲和8位数据组成,利用数据的重发实现检错的功能.讨论了天线长度和数据传输距离的关系.作为单片机系统的应用实例,给出了"防丢器"的设计思路.
介绍PCI协议芯片PCI9054的功能及内部结构,设计出基于PCI总线的FPGA高速数据采集卡的硬件结构,并描述了WDM设备驱动程序的特点及PCI采集卡的驱动程序.
提出了一种结构新颖的低失调高精度CMOS带隙基准源.采用交叉耦合技术,降低运放失调和电流镜失配的影响,提高了带隙的精度.仿真结果表明,基准电压为1.2880V,在-30℃～125℃,偏差小于2.7mV,温度系数为13.5ppm/℃;在运放失调±5mV和电流镜失配±2％条件下,基准失调电压小于±25.3mV,与传统带隙相比,相对精度提高了3.3倍.最后,基于0.35μmCMOS工艺实现了此电压基准源
在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯
文中设计实现了一套经济型FPGA实验开发系统.该系统集成了Xilinx公司高端的Spartan-3系列FPGA芯片,支持JTAG配置模式,同时可利用单片机和非易失性存储芯片实现FPGA系统上电自动快速配置.测试和分析表明,该系统能够满足相关研究人员学习HDL编程、进行FPGA系统开发的使用需要,具有较强的实用价值.
介绍了一种符合FPCTM Class-1 Gen2 860MHz～960MHz UHF REID数字协议的芯片的架构.设计了一种符合EPCTMClass-1 Gen2 860MHz～960MHz UHF RFID数字协议的芯片.重点描述了该芯片各部分模块的设计.采用SMIC0.13工艺实现,并进行了功耗优化,结果表明该芯片具有面积小、功耗低的特点.
内容寻址存储器(Content Addressable Memory,CAM)是并行模式匹配中普遍采用的硬件技术,其匹配速度远高于软件方法,是实现高速模式匹配的重要手段.本文简述了CAM存储器的设计技术,分析了用可编程器件FPGA设计CAM的优劣,针对关键字不易重写的问题,提出了利用FPGA中查找表设计关键字可重写CAM的新方法,并详细论述了具体的设计技术,通过实例电路设计和仿真,分析了CAM容量
可编程逻辑芯片特别是FPGA的快速发展,使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能,这类芯片称为动态可重构FPGA芯片(DRFPGA).然而,使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决.本文提出一个基于划分和时延驱动的在线布局算法,来解决动态可重构FPGA芯片的布局问题.实验结果表明,我们的布局算法与传统的布局算法相比,在时延上平均减少27％,在线长上平均减少34