论文部分内容阅读
高层次综合中的模块分配会直接影响到寄存器分配方案，进而影响到综合后电路的面积、时延、功耗和可测性．本文提出了一种面向可测性的模块分配方案．在讨论了考虑可测性的模块分配原则之后，提出面向可测性的模块分配的权重图模型，并在此基础上给出基于权重图的可测性模块分配算法．按照最大可测性提高的原则，通过动态地修改权重，对模块进行考虑可测性的均衡分配，并最终输出模块分配方案．通过对标准电路的实验表明，除了较小的面积开销外，电路的可测性优于其他方案．