在提高芯片电磁兼容性方面的物理设计研究

来源 :中国电子学会第十四届青年学术年会 | 被引量 : 0次 | 上传用户:zhaochunbo123
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文主要从集成电路的物理设计入手,通过分析电磁干扰发生的三个方面——干扰源、耦合路径及干扰设备,找出芯片电磁干扰的主要问题,给出了相应的防治措施,并提出一种在标准单元布局的芯片标准单元电源地之间增加去耦电容的方法,来减小因为器件高速开关引起的电压波动,达到减小电磁噪声的目的.实验结果表明,这种方法在不增加额外的芯片面积的情况下,对减小瞬时开关噪声有较好的效果。
其他文献
本文基于UMC 0.18μm工艺条件,设计了一种用于电容传感器检测电路的电压基准源结构。该电路采用两个晶体管串联的形式减小运放失调电压对基准电压的影响。Spectre仿真结果表明,此电路在温度变化范围-55℃~135℃内,温度系数为5.9ppm/℃;电源电压在3.0V~3.6V范围内变化时,电源抑制比为75dB。
本文介绍了三相无刷直流电机控制器电路的设计,重点分析电机的工作模式与译码逻辑的时序关系,详细阐述译码逻辑的设计,对关键元器件的选用、低功耗设计和可靠性问题进行阐述,研制的混合集成电路实现了设计目标。
本文采用非线性分析法,并结合MATLAB软件,对二阶锁相环在三种输入(相位阶跃输入、频率阶跃输入与频率斜升输入)情况下的相位误差的时间响应进行仿真比较,并结合理论证明,采用理想积分滤波器的二阶锁相环其非线性相位跟踪性能优于采用RC积分滤波器的二阶锁相环和采用无缘比例积分滤波器的二阶锁相环,并分析了产生这种结论的原因,从而对锁相环的设计有较大帮助。
随着FPGA设计复杂度的增加,传统的测试方法受到局限,在高速集成FPGA芯片测试中,其内部信号的实时获取和分析比较困难。本文介绍了Quartus Ⅱ中SingalTa PII嵌入式逻辑分析器的使用,并给出一个具体的设计实例,详细介绍使用SignalTa PII对FPGA调试的具体方法和步骤,在FPGA芯片正常工作状态下,实现内部信号的获取和分析。实验结果表明,应用SignalTa PII对FPCA
本文提出了一种Ku波段的波导功率分配合成器,分析了该结构中的物理参数对结构性能的影响,通过HFSS软件仿真设计了一款小型化的波导空间功率分配合成网络。仿真结果表明,这种合成网络具有体积小、回波损耗和插入损耗低的特点,在小型化微波固态功率合成技术中有非常好的应用。
本文通过分析电感电流伪连续(pseudo-CCM)模式的单电感多路输出(SIMO)DC/DC转换器的稳态特性,研究了各种寄生效应对系统转换效率的影响。通过Matlab系统仿真,验证了各系统参数与系统性能之间的关系,完成了PCCM模式的SIMO转换器的优化设计,提高了系统的转换效率。该PCCM模式SIMO转换器优化设计对实际的系统设计具有一定的参考意义。
随着系统芯片(SoC)复杂性的提高,在验证上的投入迅速增加,各种验证技术应运而生,SoC芯片的软硬件协同验证技术更吸引了IC从业人员的注意力。本文比较了基于虚拟原型机的和基于硬件开发板的两种软/硬件协同验证方法,设计了基于FPGA的SoC芯片软硬件协同验证的硬件开发板平台,完成了软件设计和系统调试,并成功应用于一款专用SoC芯片的系统验证。
DDR2SDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容,需要通过DDR2 SDRAM控制器使得DDR2 SDRAM可以应用到微处理器中。本文介绍了DDR2 SDRAM的基本操作和指令,并给出了DDR2 SDRAM控制器的设计方法,重点在于指令调度和重排序模块的设计,以提高总线利用率,并使用Altera公司的FPGA 器件 Stratix Ⅱ GX EP
近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点,相应地高低压兼容CMOS工艺技术应用也越来越广泛。本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用N-WELL和N管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压NMOS、PMOS器件嵌入在商用3.3/5V 0
在产品工作条件下由于周期性的温度变化而导致的焊点蠕变疲劳失效是封装器件所面临的关键问题,考虑到时间和经济性等方面的原因,基于有限元仿真的焊点疲劳寿命评估技术成为目前焊点可靠性评估的重要手段。本文从有限元建模、焊点本构模型的选择和焊点的寿命预测方法三个方面讨论了基于有限元仿真的焊点评估方法,研究结果对焊点的可靠性评估有一定的指导意义。