【摘 要】
：
奇佳辨识一词,以往出版的专业技术名词词典中确实未有,曾见于北京装甲兵学院主持的2000测试论文集有文[12]提出.同年不久复旦大学主持的中葡固态电路论文集中文[13]考虑到模拟可测试性设计必然需要有关器件应该精确描述,例如双极型器件之三极:基、集、散均分别应有其体积电阻Rb、Rc及Re,并列出了其体积电阻时的器件网络参数,而不能如同[12]中只具基极体积电阻Rb的通常近似描述.正因前后二文的器件网
【机 构】
：
杭州电子工业学院微电子CAE中心(浙江杭州) 杭州电子工业学院通信工程分院(浙江杭州)
论文部分内容阅读
奇佳辨识一词,以往出版的专业技术名词词典中确实未有,曾见于北京装甲兵学院主持的2000测试论文集有文[12]提出.同年不久复旦大学主持的中葡固态电路论文集中文[13]考虑到模拟可测试性设计必然需要有关器件应该精确描述,例如双极型器件之三极:基、集、散均分别应有其体积电阻Rb、Rc及Re,并列出了其体积电阻时的器件网络参数,而不能如同[12]中只具基极体积电阻Rb的通常近似描述.正因前后二文的器件网络参数Y11-Y33简繁不同,前者较简,后者则繁.故对图一中左半侧电路,即节点16、18以左、包含12个电容的复合子电路进行辨识时,其中雨子电路的各个激励节点6及9分别对其所属的6个相应电容进行测试时,由于一个电容相应一个频率,因此6、9两个不同测试节点各有6个测试频率,为此共有12个测试点.正因仅有Rb的器件网络参数较简,故在12个测试点的2<12>=4096个排列中,竟有很大部分测试点排列收敛很快,即优化迭代不多次,通常最多十余次以内便进入高敛度状态,故呈速敛辨识.有此特征,事实上便可在一、二小时内将所有4096个测试点排列全部逐一校验一遍而找到能够获得最佳辨识的其中一个排列以及几乎与该最佳辨识不相上下的一些较佳辨识的测试点排列.注意将上述不多的该些测试点排列应用到后一种器件网络参数上去时,由于后者较繁,这时已无速敛辨识存在,各个排列都得需要优化迭代数千次才进入较高敛度而渐呈饱和状态,但当审察以往上述那些不多的测试点排列所得各饱和状态,可发现竟仍显出其辨识效果依旧相对最佳或相互不相上下,故特名之曰奇佳辨识.至于器件应用到更高频率时,三个极的体积电阻之间不免需要考虑其间寄生分布杂散电容的作用,这可集中表现为器件的三个内极点之间的三个集中电容的作用,此时由于器件的精确描述必将要求其网络参数更呈复杂,而且由于每一器件内增加了二个等效电容,必然又增加了二个测试点,故已完全与以前未计及该三个电容的测试点排列不同.至于此时如何获得最佳辨识,可以参照[3、4]等文从头分析.
其他文献
入侵检测是网络安全研究中一个较新的领域.本文首先介绍了入侵检测系统的原理,并在此基础上利用Kdevelop 2.0以及Qt在linux操作系统下实现了基于数据包分析的网络入侵检测探针程序.该程序完成了共享网段中的数据包的捕获和分析,入侵特征的匹配以及对入侵活动的响应等功能.
随着Internet规模的急剧膨胀,基于TCP/IP的网络带宽测量越来越受到人们的关注.带宽测量的研究对于TCP协议实现的改进,实时动态路由选择的优化、辅助适应性QoS的应用程序设计,网络服务SLA的验证等都具有很重要的作用.该文明确了现有带宽度量的一些定义,指出其存在模糊性问题;系统地分析和比较了现有各种带宽测量方法,并将其分为如下五类:(1)通过模拟TCP连接获得BTC;(2)基于变长包序列模
长期以来,人们一直关注网络的带宽瓶颈,并在此方面做了大量研究,但目前Internet中的许多应用,如VoIP,telnet等对端到端的延迟更加敏感.本文分析了Internet中47个节点之间的逐渐延迟状况,从延迟瓶颈对于端到端延迟的影响,路径中不同路由的延迟瓶颈,延迟瓶颈发生的位置和原因论述了延迟瓶颈的特性,并得到如下结论:(1)Internet中绝大多数路径的延迟瓶颈消耗了端到端延迟的1/3或更
实时安全监控是计算机应用的重要领域,除了要求系统功能全面外,对工作可靠性也提出了较高的要求.本文设计了一种基于多媒体和网络技术的计算机监控系统,探讨了提高系统可靠性的方法,并针对系统中前置机的工作需要实现了基于CAN总线的双模冗余系统的设计.
在高层次测试生成中,为了更好的利用高层次电路的结构信息,文中以Verilog硬件描述语言描述的电路为研究对象,提出RTL级集成电路的静态时序深度和动态时序深度概念.从静态、动态两方面出发度量语句的执行效果和程序运行的时序关系,并结合实例分析了二者在高层测试生成中的 应用.高层次行为信息的提取也将为高层次设计和验证提供方便.
本文提出了基于真值表的组合电路测试生成算法,同时证明了这是一个完全的算法.该算法对真值表稍作处理就能对输入端的单故障生成测试码,简捷而有效.该算法生成测试码计算工作量小,能对故障生成完全测试集.
SystemC是一种完全基于C++的建模平台,它支持系统的RTL级,行为级和系统级的建模.它由一个C++类库和仿真内核组成.SystemC有利于进行软硬件联合设计,提供一个通用的系统设计环境,测试基准的复用等等.文章叙述它的各种特性及与HDL的异同点,最后以一个片内测试实例具体说明.
本文提出了一个基于重复播种的新颖的BIST方案,它使用侦测随机向量难测故障的测试向量作为种子,并利用种子产生过程中剩余的随意位进行存储压缩.通过最小化种子的测试序列以减少测试施加时间.实验表明,本方案需要外加硬件少,测试施加时间较短,而故障覆盖率高,近似等于所依赖的ATPG工具的故障覆盖率.在扼要回顾常见的确定性BIST方案的基础上,本文着重介绍了它的压缩存储硬件的方法,综合方法,和实验结果.
面对VLSI设计规模日益增大的挑战,除了电路并行以外,其它已有的基本并行策略都无法从根本上解决测试生成的复杂性问题.然而,已有的电路并行测试生成算法并未取得理想的结果,尤其对时序电路.如何划分电路,成为电路并行算法的设计基础和成功的关键.面向逻辑级描述的同步时序电路,以触发器为核的电路划分算法BWFSF将电路划分为大功能块.对Benchmark-89电路的实验结果表明,基于G-F二值算法和BWFS
描述用面向对象方法设计和实现一个面向对象类级测试算法的原型系统,该算法用以判断类级测试所得的结果对象是否可见性等价.此原型系统将算法的测试功能嵌入被测试程序的解释器中,此解释器的设计在软件测试中具有一定通用性.