论文部分内容阅读
本文论述了高功率外磁路环行开关的磁路设计理论,重点讨论了减小开关时间的方法.外磁路环行开关的微波电气性能设计可以参照Y结环行器理论,本文重点讨论了如何减小气隙的方法,以及如何解决由此带来的匹配设计问题.设计的C波段环行开关的带宽为5%,开关时间1ms,通过功率300W,插入损耗小于0.3dB,隔离度大于20dB.