论文部分内容阅读
码流生成在FPGA电子设计自动化(EDA)流程中，提供应用电路在芯片上物理实现所需的精准配置信息。现代FPGA的发展一方面呈现出器件规模及码流容量越来越大的趋势，另一方面越来越多可变阵列大小的嵌入式应用(例如eFPGA)又要求码流生成器具备更高的配置效率以及更精简的可重构数据库。针对码流生成时间增加的问题和阵列规模任意缩放的需求，该文提出一种模式匹配和层次映射的码流生成方法，即对编程单元按配置模式进行分类建模，在配置时按模型进行调用匹配，并采用了层次化的码流映射策略，使得数据库可随阵列排布调整动态生成。该方法可有效应对FPGA嵌入式应用中码流容量的增大以及阵列规模可变所带来的挑战，同时相比平面化的建模及映射方法，码流配置的时间复杂度由O(n)降低为O(lgn)。