论文部分内容阅读
本文通过存储器需求公式分析指出网络处理器设计中的存储器问题主要是进行FIB(Forwarding InformationBase)查表、队列调度、计数器管理等需要访问外部控制缓冲区的操作带来的延时与网络处理器性能难以匹配的问题,而目前的相关研究及解决方法都存在一定的局限性。因此本文提出一种新的网络处理模型用于解决控制缓冲区访存延时问题,并且指出该模型在简化网络处理器设计复杂性,及未来性能需求的可扩展性方面具有明显的优势.