【摘 要】
：
随着高性能计算机系统的发展,高速互联网络中背板Serdes传输速率已经达到14Gbps,高速信号在PCB上的信号完整性成为高速设计的难点。本文结合10Gbps信号传输仿真分析结果
【机 构】
：
国防科技大学计算机学院 长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
随着高性能计算机系统的发展,高速互联网络中背板Serdes传输速率已经达到14Gbps,高速信号在PCB上的信号完整性成为高速设计的难点。本文结合10Gbps信号传输仿真分析结果及实验方法,对14Gbps高速信号在背板通道间的传输链路进行仿真建模、参数优化,获得高性能高密度FDR IB交换机IBS216F高速PCB最优设计规范。最后,通过对高速背板PCB通道眼图的测试,验证了高速信号仿真的可靠性。
其他文献
本文基于超深亚微米级芯片设计工程中遇到的问题，提出了一种通过时序驱动来优化扫描链连接顺序的算法，用以实现低测试开销的目的。经实验证明，该算法实现的测试电路与常规布
差分功耗攻击(DPA)对密码芯片的密钥具有很高的威胁性，是一种非常有效的攻击手段。但是，专用密码芯片具有工作频率高，加密部件占总芯片比例小等特点，增加了DPA的攻击难度。本
研究目的：久坐和不运动的生活习惯是导致心肺适能下降和死亡率上升的重要原因,而积极参与运动的生活习惯则与心肺适能改善和死亡率下降密切相关。然而,运动改善体适能的生理机
Symbol mapping is the crucial parameter to achieve high coding gain over the iterations in BICM-ID systems.The problem of finding the optimal symbol mapping
一只可怜的小熊来到英国，随身只带有一顶红帽、一个手提箱、一块三文治和一些罐装橘子果酱。他闯进伦敦一家大型火车站，坐在箱子上，时不时拦住一个路人，希望找一个可以收留他的人
IEEE1394串行总线技术作为一种数据传输的标准，具有高速、灵活和可扩展性等特点，已经被越来越多的电子设备所使用。本文通过研究IEEE-1394a串行总线链路层的关键技术，描述了
本文从高性能计算机计算能力的发展趋势、发展计划等多个角度分析了E量级高性能计算机可能出现的时间，分析了面临的功耗、可靠性、应用性能和适应性等重大挑战以及需要突
用于FC网络仿真测试、调试分析的设备是加速机载FC设备研制所必需的仪器，是设计的协议符合性、可靠性和性能等的保障，也是维护和排故的有效工具。但是，由于FC协议的复杂性等
随着DSP任务系统复杂度的增大，为了充分利用TMS320C6748系列DSP丰富的内部资源，优化是解决问题的有效途径。本文利用德州仪器(TI)的TMS320C6748系列DSP处理器实现FFT算法，进
传统的高可靠异步FIFO一般采用一维的行奇偶校验或行ecc校验结构，采用一维奇偶校验只能实现检错，采用一维ecc校验可以实现纠错，但性能开销较大。本文提出了一种基于二维奇偶