码率可变的LDPC码编码器的设计与实现

• 作 者: 李孟响 戚金清 王兢 李双
• 机 构: 大连理工大学信息与通信工程学院 大连 116023
• 出 处: 第九届全国信息获取与处理学术会议
• 发表日期: 2011年期
• 关键词: 码率 可变 LDPC码 编码器 移位寄存器 并行度 硬件资源 循环 时钟频率 存储单元 编码速度 复杂度 slice 文献 RAM LUT

本文提出了一种基于循环移位寄存器的码率可变的LDPC码编码器。
用循环移位寄存器替代双口RAM作为码元的存储单元，降低了编码器的复杂度，节省了硬件资源。当编码器并行度为6时，相比文献，本文节省了72％的slice和65％的LUT。当时钟频率为100MHz、编码器并行度为12时，编码速度可达2.4Gbps。