论文部分内容阅读
针对64位乘法,本文提出了BOOTH算法部分积产生规则控制通路的伪1变换策略来降低延迟,还针对传统的Wallace树型乘法器进行改进优化,引入了预伪加的方法,不仅减少了延迟,也降低了电路复杂性。结合流水线设计技术,这种改进的设计方案能够在单周期内完成单精度或双精度浮点乘法,满足了快速三维图形计算、高速浮点处理单元对性能的较高要求。