基于TSV的3D堆叠集成电路测试挑战

• 作 者: 韩博宇 王伟 刘坤 陈田 李润丰 郑浏旸
• 机 构: 合肥工业大学,安徽合肥 230009
• 出 处: 全国第24届计算机技术与应用学术会议(CACIS-2013)
• 发表日期: 2013年期
• 关键词: TSV 集成电路测试 绑定 可靠性 研究成果 芯片 测试问题 晶圆级

过硅通孔(TSVs),通过减薄的晶圆基片,提供了高密度,低延时,和低功耗的垂直互连,从而使创建3D堆叠芯片成为可能.但3D SICs充满了测试挑战,而解决方案才刚刚兴起.本文介绍了基于TSV的3D堆叠芯片新的测试流程、TSVs绑定前测试的挑战和TSVs绑定后的可靠性与测试挑战.其中包括KGD与KGD晶圆级测试和老化、DFT技术、绑定前可测性、测试经济性、TSVs绑定后的可靠性和测试问题,包含了3D集成独有的问题,并总结了在这一领域的早期研究成果.