论文部分内容阅读
随着集成电路工艺的提高，芯片设计规模不断增大，单元密度越来越高，修复保持时间违例变得越来越困难.常用的修复保持时间违例的方法是在数据路径上插入缓冲单元来解决，但带来的问题是导致芯片的单元密度急剧增加.为了解决这个问题，需要选择延时大、面积小、且受不同端角影响较小的缓冲单元来解决保持时间违例问题.本文对40nm工艺库下的缓冲单元进行研究，最终选择HVT和RVT的延时单元和大小为D1的缓冲器，并对选择的缓冲单元进行了实验验证，结果表明使用这些单元相比于其他缓冲单元来优化保持时间，单元密度降低了14.5％，违反条数减少了22.1％.