论文部分内容阅读
在门级电路的可靠性估计方法中，基本门故障概率p通常是以经验值或人为设定的方式出现，最近才被建模成栅氧化层的故障概率或基本门的输入导线的故障概率。本文结合广义门电路的版图结构信息，分析了故障的形成机理与作用模式、广义门电路的拓扑结构和可靠性的损失机理，并给出了输入导线与栅氧化层的缺陷随时间的生长模型以及缺陷移除率的计算方法，最后建立了包含老化或早期失效的广义门电路的故障概率P模型。理论分析与在ISCAS85基准电路上采用经验公式对预测结果进行了拟合，并运用拟合优度检验的策略验证了本文所提方法的合理性。还分析了老化因素、缺陷移除率、工艺技术、设计方法等对电路可靠性的影响。