论文部分内容阅读
集成电路进入到纳米时代，微处理器的软错误问题越来越严重。地面应用的商用微处理器难以像工作在恶劣环境中的系统那样采取激进的保护措施，需要在性能，功耗和可靠性之间取得平衡。新出现的3D集成电路具有芯片间屏蔽效应，能够降低内层电路的软错误率。本文分析了微处理器软错误率，基于3D集成技术，将微处理器的不同功能部件放置在受软错误影响较小的内层电路，以此来降低芯片整体的软错误率；通过量化分析可知，对于四种基于存储电路的功能部件，软错误率最大下降程度为41％。实验分析表明，该方法在最大限度利用现有设计资源的前提下提高了芯片的抗软错误能力。