高精度CMOS峰值保持电路设计

来源 :第十五届全国核电子学与核探测技术学术年会 | 被引量 : 0次 | 上传用户:zyfscu
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文介绍了一种CMOS峰值保持电路。该电路具有精度高,输出摆幅大,驱动能力强等特点。本电路的工作过程包括“读”状态和“写”状态。在“写”状态时,通过OTA追踪信号,将峰值存储到保持电容中。在“读”状态时,将OTA连接成单位增益Buffer使用,将存储到保持电容上峰值读出。该工作过程可以有效消除放大器自身offset产生的影响,减小误差。通过仿真,该电路在输出幅度在400mV~1.8V范围内,误差小于1%。本电路将采用Chart 0.35um工艺进行流片。
其他文献
本文报告了我院1997年放射工作人员体检情况,并对体检结果进行了分析。1体检结果检查放射工作人员44人(放射科39人,同位素室5人),其中肝功异常2例(4.55%),血常规异常3例(6.82%),晶状体、玻璃体混浊14例(31.82%。见表1。表
脉冲幅度甄别器是一种高能物理实验中最常用的仪器。它相当于模拟系统和数字系统之间的“接口”。本插件是一种适合于高能物理实验用的速度快、稳定性高、通用性强的脉冲幅度
本文介绍了大学核物理教学实验中的一种基于FPGA全数字化的多道脉冲幅度分析器的研制,利用数字双甄别阈值提高了系统的抗干扰能力,采用双缓冲存储的方式减少了传输死时间,应用US
现有负荷敏感度随机估计法以电压暂降的物理特征为基础,用主观概率模型描述负荷电压耐受曲线(voltage tolerance curve,VTC)的随机分布规律,所需样本量大,在实际中难以实现且
针对核电子学探测器中的快速核脉冲信号,研制了一套基于DSP实时分析的两通道数字恒比定时谱仪。各通道信号经由14bit、125Mhz/s高速ADC数字化,通过FPGA完成数据的触发存储、系统
一、临床资料 刘某,女28岁,机关干部G_1P_1,于1996年2月在本站放置TCu200C宫内节育器(IUD)。同年4月以外阴骚痒2个月为主诉未站就诊。患者无发热、无畏寒、无腹痛,患病前后
本文介绍了一种基于可重构技术的大学核物理实验系统,该系统采用FPGA作为数据处理和控制核心,利用FPGA的可编程特性,在同一硬件平台上支持多种实验。通过USB2.0高速总线,将数据及
会议
本文主要介绍了一种基于高速波形采样技术的读出电子学方案设计,该方案是面向LHAASO的一平方公里阵列的探测器信号读出。涉及了读出电子学的电荷测量方案与时间测量方案,主要介
利用绝缘试品在升、降压过程中放电量随电压变化构成的视在放电量–施加电压模式序列作为局部放电特征量,并将矢量量化和快速匹配算法引入局部放电模式识别的研究中.该算法在
在小型固定床实验台上对中孔分子筛(SBA-15)、煤基活性炭(BPL)、不同含水量活性炭、苯酚和苯甲酸改性活性炭进行气态汞的吸附实验.结果表明:相对于中孔而言,微孔更有利于气态