论文部分内容阅读
在复杂SOC设计中，设计人员遇到越来越多的多时钟域间的信号传递问题，而其 中亚稳态问题则是影响芯片稳定性与可靠性的关键因素。本文主要就跨时钟域信号传输中所涉及的亚稳态问题，在传统方法的基础上提出了一种通过后端物理设计进一步降低亚稳态发生概率的方法，亦即使用低闽值器件替换电路中用于跨时钟信号采样的高阈值器件。实验证明此方法能够在传统方法基础上进一步降低亚稳态发生的概率，从而提高了部件与系统的平均故障时间(MTBF)，进而提高了全系统的可靠性。